第11章差错控制编码xg概述.ppt

* 第11章差错控制编码 截短生成矩阵：类似地，也有截短生成矩阵 式中 I1 － 一阶单位方阵； Qi － 2 ? 1阶矩阵。 与H1矩阵比较可见，Qi是矩阵PiT的转置： Qi = PiT (i = 1, 2, ?) 一般说来，截短生成矩阵具有如下形式： * 第11章差错控制编码 式中 Ik － k阶单位方阵； Qi － (n – k)?k阶矩阵； Ok － k阶全零方阵。 并将上式中矩阵第一行称为基本生成矩阵 g ＝ [Ik Q1 Ok Q2 Ok Q3?Ok QN] 同样，如果基本生成矩阵g已经给定，则可以从已知的信息位得到整个编码序列。 * 第11章差错控制编码 11.7.3 卷积码的解码 分类： 代数解码：利用编码本身的代数结构进行解码，不考虑信道的统计特性。大数逻辑解码，又称门限解码，是卷积码代数解码的最主要一种方法，它也可以应用于循环码的解码。大数逻辑解码对于约束长度较短的卷积码最为有效，而且设备较简单。 概率解码：又称最大似然解码。它基于信道的统计特性和卷积码的特点进行计算。针对无记忆信道提出的序贯解码就是概率解码方法之一。另一种概率解码方法是维特比算法。当码的约束长度较短时，它比序贯解码算法的效率更高、速度更快，目前得到广泛的应用。 * 第11章差错控制编码 大数逻辑解码 工作原理 图中首先将接收信息位暂存于移存器中，并从接收码元的信息位和监督位计算校正子。然后，将计算得出的校正子暂存，并用它来检测错码的位置。在信息位移存器输出端，接有一个模2加电路；当检测到输出的信息位有错时，在输出的信息位上加“1”，从而纠正之。 校正子计算 信息位移存器 校正子移存器 错码检测 ? ? ? ? ? ? ? ? ? 输入 输出 修正校正子 信息位 监督位 * 第11章差错控制编码 这里的错码检测是采用二进制码的大数逻辑解码算法。它利用一组“正交”校验方程进行计算。 这里的“正交” 定义：若被校验的那个信息位出现在校验方程组的每一个方程中，而其他的信息位至多在一个方程中出现，则称这组方程为正交校验方程。这样就可以根据被错码影响了的方程数目在方程组中是否占多数来判断该信息位是否错了。下面将用一个实例来具体讲述这一过程。 * 第11章差错控制编码 例：(2, 1, 6)卷积码 编码器方框图 监督位和信息位的关系 当输入序列为b1 b2 b3 b4 ?时，监督位为 c1 = b1 c2 = b2 c3 = b3 c4 = b1 + b4 c5 = b1 + b2 + b5 c6 = b1 + b2 + b3 + b6 ? ? ? ? b6 b5 b4 b3 b2 b1 ?bi ci? 输入 输出 bi ci * 第11章差错控制编码 监督关系式 参照11.5节中监督关系的定义式，容易写出 S1 = c1 + b1 S2 = c2 + b2 S3 = c3 + b3 S4 = c4 + b1 + b4 S5 = c5 + b1 + b2 + b5 S6 = c6 + b1 + b2 + b3 + b6 上式中的Si (i = 1 ~ 6)称为校正子。 正交校验方程组 上式经过简单线性变换后，得出如下正交校验方程组： * 第11章差错控制编码 S1 = c1 + b1 S4 = c4 + b1 + b4 S5 = c5 + b1 + b2 + b5 S2 + S6 = c2 + c6 + b1 + b3 + b6 在上式中，只有信息位b1出现在每个方程中，监督位和其他信息位均最多只出现一次。因此，在接收端解码时，考察b1、c1至b6、c6等12个码元，仅当b1出错时，式中才可能有3个或3个以上方程等于“1”。从而能够纠正b1的错误。 * 输入 输出 Y b6 b5 b4 b3 b2 b1 S6 S5 S4 S3 S2 S1 门限电路：“1”的个数? 3？ 校正子 Si 校正子移存器 信息位移存器 重算监督位ci 接收监督位 计算校正子Si 6 5 4 3 2 1 第11章差错控制编码 解码器方框图 按照这一原理画出的此(2, 1, 6)卷积码解码器方框图如下 * 第11章差错控制编码 由此图可见，当信息位出现一个错码时，仅当它位于信息位移存器的第6、3、2和1级时，才使校正子等于“1”。因此，这时的校正子序列为100111； 反之，当监督位出现一个错码时，校正子序列将为100000。 由此可见，当校正子序列中出现第一个“1”时，表示已经检出一个错码。后面的几位校正子则指出