双极集成电路中的元件形成及寄生效应.pptVIP

双极集成电路的基本制造工艺 双极集成电路中的元件结构 双极集成电路的基本工艺 理想本征双极晶体管的埃伯斯-莫尔模型 双极集成电路中的有源寄生效应 2.1双极晶体管的单管结构及工作原理 双极器件：两种载流子（电子和空穴）同时参与导电 正向工作区 发射结正偏，发射极发射电子，在基区中扩散前进，大部分被集电极反偏结收集： ( 接近于1） 具有电流放大作用： 1. 发射结正偏，向基区注入电子，集电结也正偏，也向基区注入电子（远小于发射区注入的电子浓度），基区电荷明显增加（存在少子存储效应），从发射极到集电极仍存在电子扩散电流，但明显下降。 2.不再存在象正向工作区一样的电流放大作用，即 不再成立。 3. 对应饱和条件的VCE值，称为饱和电压VCES，其值约为0.3V，深饱和时VCES达0.1～0.2V。 当VBC0 ， VBE0时，为反向工作区。工作原理类似于正向工作区，但是由于集电区的掺杂浓度低，因此其发射效率低，很小（约0.02）。 3. 教材P24 2-5 As掺杂（离子注入） 刻蚀（等离子体刻蚀） 去胶 N+ 去除氧化膜 3．N+掺杂： N+ P-Si Tepi C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL Tepi P-Si Tepi C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL Tepi 典型PN结隔离双极集成电路中元件的形成过程 3:外延层 主要设计参数 外延层的电阻率ρ; 外延层的厚度Tepi; A A’ Tepi xjc+xmc +TBL-up+tepi-ox 后道工序生成氧化层消耗的外延厚度 基区扩散结深 TBL-up tepi-ox xmc xjc 集电结耗尽区宽度 隐埋层上推距离 TTL电路：3～7μm 模拟电路：7～17μm 典型PN结隔离双极集成电路中元件的形成过程 4:第二次光刻----P+隔离扩散孔光刻 P-Si Tepi C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL Tepi 典型PN结隔离双极集成电路中元件的形成过程 5:第三次光刻----P型基区扩散孔光刻 C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL 典型PN结隔离双极集成电路中元件的形成过程 6:第四次光刻----N+发射区扩散孔光刻 C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL 典型PN结隔离双极集成电路中元件的形成过程 7:第五次光刻----引线孔光刻 C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL 典型PN结隔离双极集成电路中元件的形成过程 8:铝淀积 典型PN结隔离双极集成电路中元件的形成过程 9:第六次光刻----反刻铝 双极集成电路元件断面图 B E C p n+ n-epi n+ P+ P+ S P-Si n+-BL B E C S A A’ P+隔离扩散 P基区扩散 N+扩散 接触孔 铝线 隐埋层 B E C p n+ n-epi n+ P+ P+ S P-Si n+-BL 为了减小集电极串联电阻,饱和压降小，电阻率应取小. 为了减小结电容,击穿电压高，外延层下推小,电阻率应取大; TTL电路：0.2Ω.cm 模拟电路：0.5～5Ω.cm 2.3 理想本征集成双极晶体管的EM模型 P-Si N-Si I V A:结面积, D:扩散系数,L:扩散长度, pn0,np0:平衡少子寿命 热电压. T=300K,约为26mv 正方向 V I(mA) ISO 一结两层二极管(单结晶体管) + - VD 正向偏置 - + 反向偏置 二极管的等效电路模型 两结三层三极管(双结晶体管) N P N B E C IE IC IB IDE IDC V1 V2 理想本征集成双极晶体管的EM模型 假设p区很宽，忽略两个PN结的相互作用，则： 实际双极晶体管的结构 由两个相距很近的PN结组成： 基区宽度远远小于少子扩散长度，相邻PN结之间存在着相互作用 发射区 集电区 基区 发射结 收集结 发射极 集电极 基极 两结三层三极管(双结晶体管) 理想本征集成双极晶体管的EM模型 N P N B E C IE IC IB I1 I2 V1 V2 NPN管反向运用时共基极短路电流增益 NPN管正向运用时共基极短路电流增益 BJT的三种组态 三结四层结构(多结晶体管) p p n n IE E B C S IB IC IS I1 I2 I3 V1 V2 V3 理想本征集成