第七八章RAM-PLD概述.ppt

GAL编程单元地址分配 GAL16V8OLMC结构控制字的组成 图8.4.4 OLMC的结构框图 OLMC结构图 OLMC的结构 或阵列 异或门 D-FF 四个多路开关 表8-5 三态数据选择器TSMUX的控制功能表 AC0 AC1（n） TSMUX的输出 输出三态缓冲器的工作状态 0 0 VCC 工作状态 0 1 地电平 高阻态 1 0 OE OE = 1， 为工作状态 OE = 0 ，为高阻态 1 1 第一乘积项 如果取值是1， 为工作状态 如果取值是0， 为高阻态 ? 表6-6 OLMC的5种工作模式。 ? SNY AC0 AC1（n） XOR（n） 工作模式 输出极性 备 注 1 0 1 / 专用输入 / 1和11脚为数据输入，三态门禁止。 1 0 0 0 专用组 合输出 低电平有效 1和11脚为数据输入，三态门选通。 1 高电平有效 1 1 1 0 反馈组 合输出 低电平有效 1和11脚为数据输入，三态门选通信号是第一乘积项，反馈信号取自I/O端。 1 高电平有效 0 1 1 0 时序电路中的组合输出 低电平有效 1脚接CLK，11脚接OE，至少另有一个OLMC为寄存器输出模式。 1 高电平有效 0 1 0 0 寄存器 输 出 低电平有效 1脚接CLK，11脚接OE。 1 高电平有效 表6-7 GAL16V8结构控制字的配置 OLMC （n） 乘积 项数 SYN AC0 AC1（n） XOR（n） 输出 极性 配制 模式 15 14 13 12 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 低电平 低电平 低电平 低电平 反馈组合输出 反馈组合输出 反馈组合输出 反馈组合输出 图8.4.6 OLMC5种工作模式下的简化电路（图中NC表示不连接）（a）专用输入模式 （b）专用组合输出模式 （c）反馈组合输出模式 （d）时序电路中的组合输出模式 （e）寄存器输出模式 OLMA的反馈组合输出模式 OLMA的寄存器输出模式 GAL器件的编程方法和应用 对GAL编程是设计电路重要一个环节。除了对与阵列编程之外，还要对逻辑宏单元进行编程，以达到预定的输出逻辑关系。这样应当具备GAL编程的开发系统：软件开发平台和硬件编程设备，而软件平台是不可缺少的。 目前GAL的编程方法有两种： 一种是早期的GAL器件编程需要使用专门的编程器，将需要编程的GAL器件插入编程器进行编程，然后将编程后的GAL器件连接在设计者的设计系统。 另一种是新一代的GAL器件，可以脱离开编程器，直接在设计者的电路系统上编程。 GAL的开发软件有许多种，大体上分为两类： 一类是汇编型软件，如FM这类软件没有简化功能，要求输入文件采用最简与或式的逻辑描述方式； 另一类是编译软件，如Synario软件平台，这类软件的特点是待实现的逻辑电路是由设计者根据软件平台规定的图形输入文件或可编程逻辑设计语言编写的语言输入文件进行描述，然后软件平台对设计者的电路进行描述转换，分析，简化，模拟仿真、自动进行错误定位等。 GAL器件仍然存在着以下缺点： 时钟必须共用； 或的乘积项最多只有8个； GAL器件的规模小，达不到在单片内集成一个数字系统的要求； 尽管GAL器件有加密的功能，但随着解密技术的发展，对于这种阵列规模小的可编程逻辑器件解密已不是难题。 复杂可编程逻辑器件 CPLD Complex Programmable Logic Device ALTERA CPLD分区结构 通用互连阵列结构( Universal Interconnect Matrix，简称UIM) 多阵列矩阵结构 (Multiple Array Matrix，简称MAX） 灵活逻辑阵列结构 ( Flexible Logic Element Matrix，简称FLEX) ALTERA CPLD的一般结构 可编程逻辑宏单元（Macrocell） 逻辑阵列块（LAB） 可编程I/O单元（IOC） 可编程内部连线（PIA） 可编程逻辑器件 Programmable Logic Devices PLD 可编程逻辑器件 概述 PAL GAL CPLD FPGA 数字集成电路的分类 标准集成逻辑电路 74系列TTL逻辑电路(改进型） CMOS4000系列逻辑电路 触发器、加法器、