第三章逻辑门电路介绍.ppt

正逻辑：高电平→1； 低电平→0。 负逻辑：高电平→0； 低电平→1 。 输入电平(TTL)： 输入高电平UIH2V 输入低电平UIL0.8V 输出电平(TTL)： 输出高电平UOH2.7V 输出低电平UOL0.5V 4、基本逻辑门电路的等效符号 等效符号的应用: 一、二极管伏安特性 TTL门电路的各种系列的性能比较 六、TTL门电路的重要参数 2、输出和输入的高低电平 3、噪声容限—电路的抗干扰能力 4、扇入与扇出数 5、传输延迟时间—表征门电路的开关速度 6、功耗 七、集电极开路的门电路（OC门） 2.OC门的电路结构和逻辑符号 3.OC门的“线与”功能 4.外接上拉电阻RU的计算方法 5.OC门的应用 八、三态输出门电路（TS门） 2.三态门的应用 九、TTL门电路多余输入端的处理 3.5 CMOS门电路 一、MOS管的开关特性 三、CMOS反相器 1、CMOS反相器的工作原理 2、CMOS反相器的传输特性 3、CMOS反相器的工作速度 四、CMOS门电路 五、CMOS传输门（TG） 六、漏极开路的CMOS门电路（OD） 七、CMOS三态输出门 八、CMOS逻辑门电路的技术参数 作业 3.1.5、3.1.10、3.1.11、3.1.12、3.1.14、3.1.15 3.2.1、3.2.2、3.2.4 3.5.2 * 特点：需外接上拉电阻。 应用：与OC门类似， 输出端可以并接，实现“线与”功能； 实现电平转换。 * 电路的输出有高阻态、高电平和低电平3种状态，是一种三态门。 ① 时，TP2、TN2均截止，Y与地和电源都断开了，输出端呈现为高阻态。 ② 时，TP2、TN2均导通，TP1、TN1构成反相器。 1.CMOS三态门之一 * ① 时，TG截止，输出端呈现高阻态。 ② 时，TG导通， 。 2. CMOS三态门之二 CMOS门电路的各系列的性能比较 13 .026 1.002 13 74HCT系列 0.003～7 .5 2.9 74BCT系列 15.5 0.15 DP/pJ 1.55 0.002 PD/mW 10 75 tpd/ns 74HC系列 4000/4000B系列 类型参数 0.0087～22 各种门电路的延迟时间与功耗的关系图 BiCMOS ECL CMOS NMOS TTL PD tpd 一、各种电路之间的接口问题 §3.6 逻辑门电路使用中的几个问题 驱动器件应能对负载器件提供灌电流最大值。 驱动器件必须对负载器件提供足够大的拉电流。 驱动器件的输出的电压必须处在负载器件所要求的输入电压范围内，包括高、低电压值。 采用接口电路时需要考虑的几个条件： 1、CMOS门驱动TTL门 因两者的电压参数兼容，不需外加接口电路，只需按电流大小计算出扇出数。 VDD T1 T2 VCC R1 R2 T3 T4 R3 驱动门 负载门 2、TTL门驱动CMOS门 VDD T1 T2 Vcc R1 R2 D R3 T1 T2 T3 RP 用TTL驱动CMOS-HCT时，由于电压参数兼容，不需外加接口电路，在数字电路设计中，常被用作接口器件。 上拉电阻RP接VDD，将TTL电路的输出高电平提高到能与CMOS电路兼容的水平。 二、门电路带负载时的接口电路 1、用门电路直接驱动显示器件 （1/6）74HC04 LED R 1 输入 LED R 1 输入 Vcc D F OH I V V R - = D F CC I V V R - = OL V - 2、机电性负载接口 （1/6）74HC04 1 输入 1 输入 50? 50? 继电器 将两个反相器作为驱动电路 三、抗干扰问题 1、多余输入端的处理措施 为防止干扰，一般不让多余输入端悬空，对多余输入端的处理以不改变电路工作状态及稳定可靠为原则。 与类门的多余输入端接电源正端 或类门的多余输入端接地 CMOS门 多余输入端接地 TTL“或”类门 利用反相器将输入端接地，输出的高电位接多余输入端 通过上拉电阻接电源正端 TTL“与”类门 处理方法 门的类型 与工作端并接 2、去耦合滤波器 用10?100?F的大电容与直流电源并联以滤除不必要的频率成分，并且对每一集成芯片加接0.1?F的电容器以滤除开关噪声。 ３、接地和安装工艺 将电源地与信号地分开，先将信号地汇集在一点，然后将二者用最短的导线连在一起，以避免含有多种脉冲波形的大电流引到某数字器件的输入端而导致系统正常