Protel 99 SE 标准实例课件第12章 信号完整性分析.ppt

第12章 信号完整性分析 内容提要：随着新工艺、新器件的迅猛发展，高速器件在电路设计中的应用已日趋，一泛。在这种高速电路系统中，数据的传送速率、时钟的上作频率都相当高，而且由于功能的复杂多样，电路密集度也相当大。因此，设计的重点将与低速电路设计时截然不同，不再仅仅是元器件的合理放置与导线的正确连接，还应该对信号的完整性（Signal Integrity，简称SI）问题给予充分的考虑，否则，即使原理正确，系统可能也无法正常工作。 信号完整性分析是重要的高速PCB板极和系统级分析与设计的手段，在硬件电路设计中发挥着越来越重要的作用。Protel 99 SE提供了具有较强功能的信号完整性分析器，以及实用的SI专用工具，使Protel 99 SE用户能够在软件上就能模拟出整个电路板各个网络的工作情况，同时还提供了多种补偿方案，帮助用户进一步优化自己的电路设计。 学习要点： 信号完整性分析概念 信号完整性分析规则 信号完整性分析器 12.1 信号完整性分析概述 12.1.1 信号完整性分析的概念 所谓信号完整性，顾名思义，就是指信号通过信号线传输后仍能保持完整，即仍能保持其正确的功能而未受到损伤的一种特性。具体来说，是指信号在电路中以正确的时序和电压做出响应的能力。当电路中的信号能够以正确的时序、要求的持续时间和电压幅度进行传送，并到达输出端时，说明该电路具有良好的信号完整性，而当信号不能正常响应时，就出现了信号完整性问题。 12.1.2 信号完整性分析工具 Protel 99 SE包含一个高级信号完整性仿真器，能分析PCB设计并检查设计参数，测试过冲、下冲、线路阻抗和信号斜率。如果PCB上任何一个设计要求（由DRC指定的）有问题，即可对PCB进行反射或串扰分析，以确定问题所在。 Protel 99 SE的信一号完整性分析和PCB设计过程是无缝连接的，该模块提供了极其精确的板级分析。能检查整板的串扰、过冲、下冲、上升时间、下降时间和线路阻抗等问题。在印制电路板制造前，用最小的代价来解决高速电路设计带来的问题和EMC/EMI （电磁兼容性/电磁抗干扰）等问题。 12.2 信号完整性分析规则设置 Protel 99 SE中包含了许多信号完整性分析的规则，这些规则用于在PCB设计中检测一些潜在的信号完整性问题。 在Protel 99 SE的PCB编辑环境中，执行“Design”→“Rules”菜单命令，系统将弹出如图所示的PCB设计规则设置对话框。选择其中的“Signal Integrity”规则设置选项，即可看到如图所示的各种信号完整性分析的选项，可以根据设计工作的要求选择所需的规则进行设置。 在Protel 99 SE中包含有13条信号完整性分析的规则，下面分别介绍。 激励信号（Signal Stimulus）规则 在“Signal Integrity”上单击鼠标右键，系统弹出右键快捷菜单。选择“add”项，生成“Signal Stimulus”激励信号规则选项，出现如图12-3所示的激励信号设置对话框，可以在该对话框中设置激励信号的各项参数。 1．“Stimulus Kind”：设置激励信号的种类，包括3种选项，即“Constant Level”表示激励信号为某个常数电平。“Single Pulse”表示激励信号为单脉冲信号。“Periodic Pulse”表示激励信号为周期性脉冲信号； 2．“Start Level”：设置激励信号的初始电平，仅对“Single Pulse”和“Periodic Pulse”有效，设置初始电平为低电平选择Low Level，设置初始电平为高电平选择High Level； 3．“Start Time”：设置激励信号高电平脉宽的起始时间； 4．“Stop Time”：设置激励信号高电平脉宽的终止时间； 5．“Period Time”：设置激励信号的周期。 设置激励信号的时间参数，在输入数值的同时，要注意添加时间单位，以免设置出错。 信号过冲的下降沿（Overshoot-Falling Edge）规则 信号过冲的下降沿定义了信号下降边沿允许的最大过冲位，也即信号下降沿上低于信号基值的最大阻尼振荡，系统默认单位是伏特，如图所示。 信号过冲的上升沿（Overshoot-Rising Edge）规则 信号过冲的上升沿与信号过冲的下降沿是相对应的，它定义了信号上升边沿允许的最大过冲值，也即信号上升沿上高于信号上位值的最大阻尼振荡，系统默认单位是伏特，如图所示。 信号下冲的下降沿（Undershoot-Falling Edge）规则 信号下冲与信号过冲略有区别。信号下冲的下降沿定义了信号下降边沿允许的最大下冲值，也即信号下降沿上高于信号基值的阻尼振荡，系统默认单位是伏特，如图所示。 阻抗约束（Impe