数字逻辑7-2编码器、译码器课程方案.pptVIP

数字逻辑7-2编码器、译码器课程方案.ppt

  1. 1、本文档共34页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字逻辑;第7章 常用中规模集成组合逻辑电路;输入10个互斥的数码 输出4位二进制代码;(2)优先编码器;集成3位二进制优先编码器74LS148的真值表;IS为使能输入端,低电平有效。OS为使能输出端,通常接至低位芯片的端IS 。OS和IS配合可以实现多级编码器之间的优先级别的控制。QEX为扩展输出端,是控制标志。 QEX =0表示是编码输出; QEX =1表示不是编码输出。;集成3位二进制优先编码器74LS148的级联; 用二进制代码表示特定对象的过程称为编码;实现编码操作的电路称为编码器。  编码器分二进制编码器和十进制编码器,各种编码器的工作原理类似,设计方法也相同。集成二进制编码器和集成十进制编码器均采用优先编码方案。;2、译码器;(1)二进制译码器;3-8译码器真值表;逻辑表达式;集成二进制译码器74LS138;真值表; 译码器的各个输出都是输入变量的最小项,可以利用全译码器进行组合电路设计。;全减器真值表;逻辑电路;  二-十进制译码器的输入是十进制数的4位二进制编码(BCD码),分别用A3、A2、A1、A0表示;输出的是与10个十进制数字相对应的10个信号,用Y9~Y0表示。由于二-十进制译码器有4根输入线,10根输出线,所以又称为4线-10线译码器。;集成8421 BCD码译码器74LS42;真值表(一);真值表(二);  用来驱动各种显示器件,从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路,称为显示译码器。;七段数码显示器内部电路;b=c=f=g=1,a=d=e=0时;2、显示译码器;集成显示译码器74LS48;功能表;辅助端功能;辅助端功能;; 把代码状态的特定含义翻译出来的过程称为译码,实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。  译码器分二进制译码器、十进制译码器及字符显示译码器,各种译码器的工作原理类似,设计方法也相同。; 二进制译码器能产生输入变量的全部最小项,而任一组合逻辑函数总能表示成最小项之和的形式,所以,由二进制译码器加上或门即可实现任何组合逻辑函数。此外,用4线-16线译码器还可实现BCD码到十进制码的变换。;本讲小结

文档评论(0)

bbnnmm885599 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档