合肥学院数字逻辑第七章探析.pptVIP

　　人们为解决实践上遇到的各种逻辑问题，设计了许多逻辑电路。然而，我们发现，其中有些逻辑电路经常、大量出现在各种数字系统当中。为了方便使用，各厂家已经把这些逻辑电路制造成中规模集成的组合逻辑电路产品。;第七章 中规模通用集成电路及其应用;7 . 1 常用中规模组合逻辑电路 ;7 . 1 常用中规模组合逻辑电路;（2）超前进位加法器;四位二进制并行加法器T693构成思想如下：??? 第i位全加器的进位输出函数表达式为;;（二）加法器的应用;Date;B4 B3 B2 B1;生活中常用十进制数及文字、符号等表示事物。;　　对M个信号编码时，应如何确定位数N？ N位二进制代码可以表示多少个信号？ 例：对101键盘编码时，采用几位二进制代码？　　;（一） 普通编码器 ; I0; ;表3-5 74LS148电路的功能表; 　　74LS148的逻辑功能描述： 　　 (1) 编码输入端：逻辑符号输入端 　上面均有“—”号，这表示编码输入低电平有效。　;　　(2) 编码输出端　　　　　 ：从功能表可以看出，74LS148编码器的编码输出是反码。; （3） 选通输入端：只有在 = 0时，编码器才处于工作状态；而在 = 1时，编码器处于禁止状态，所有输出端均被封锁为高电平。;允许编码，但无有效编码请求;图7-5 74LS148的逻辑符号 ;图7-6 用74LS148接成的16线—4线优先编码器 ;二 译码器 ;（一） 二进制译码器 ;1. 74LS138的逻辑功能;表3-6 74LS138的功能表;图7-8 74LS138的逻辑符号;74LS138的逻辑功能 三个译码输入端（又称地址输入端）A2、A1、A0，八个译码输出端 ，以及三个控制端（又称使能端） 、 、 。 、 ， 是译码器的控制输入端，当 = 1、 + = 0 (即 = 1, 和 均为0)时，译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。; 当译码器处于工作状态时，每输入一个二进制代码将使对应的一个输出端为低电平，而其它输出端均为高电平。也可以说对应的输出端被“译中”。 74LS138输出端被“译中”时为低电平，所以其逻辑符号中每个输出端 上方均有“—”符号。 ; 2. 应用举例 (1)功能扩展(利用使能端实现) ;(2) 实现组合逻辑函数F（A，B，C） ;例7-4 试用74LS138译码器实现逻辑函数：; 因此，正确连接控制输入端使译码器处于工作状态，将 　、 　、 　、 　、　经一个与非门输出，A2、A1、A0分别作为输入变量A、B、C，就可实现组合逻辑函数。 ;（二） 二-十进制译码器 ;表7-7 二-十进制译码器74LS42的功能表;（三） 七段显示译码器;（三）数字显示译码器;七段译码器CT7447;在多个通道中选择其中的某一路，或多个信息中选择其中的某一个信息传送或加以处理。;发送端，并—串;　　在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，叫做数据选择器，也称为多路选择器,其作用相当于多路开关。 　　常见的数据选择器有四选一、八选一、十六选一电路。 ;以四选一数据选择器为例。;(2)四选一数据选择器的功能表;2 八选一数据选择器74LS151; 表7-10 74LS151的功能表 ;3 应用举例;图7-20 用74LS151构成十六选一数据选择器 ;2． 实现组合逻辑函数;;具体电路见图3-21： ;A B C; 例7-6　试用八选一电路实现三变量多数表决电路。;　　 在八选一电路中，将A、B、C从A2、A1、A0 输入，令 ;二、数据分配器;（二）数据分配器的应用;;7 . 2 常用中规模时序逻辑电路 ;7 . 2 . 1 集成计数器; 输 入 输 出 CPU CPD R LD A B C D QA QB QC QD φ φ 1 φ φ φ φ φ 0 0 0 0 φ φ 0 0 A B C D A B C D ↑ 1 0 1 φ φ φ φ 加 法 计 数 1 ↑ 0 1 φ φ φ φ 减 法 计 数 1 1 0 1 φ φ φ φ 保 持 ;四位二进