数字电路与数字逻辑大型实验教程.docx

数字电路与数字逻辑大型实验报告 姓名 学号 指导老师 专业班级 学院 提交日期 实验内容 1.理解硬件描述语言VHDL的基本语法； 2.掌握简单数字系统“自顶而下”的设计方法； 3.掌握EDA软件Quartusii的操作方法； 4.4位数字频率计的设计； 二、4位数字频率计设计 1.设计题目 设计一4位数字频率计，测量范围为0～9999Hz，假设被测信号为标准的方波信号。 显示电路 2.方案设计及原理 锁存信号 锁存器 控制器 基准时钟信号 清零信号 闸门信号 计数器 闸门电路 被测信号 计数脉冲 图1.数字频率计原理图 原理简述：如图所示，当闸门信号（宽度为1S的正脉冲）到来时，闸门开通，被测信号通过闸门送到计数器，计数器开始计数，当闸门信号结束时，计数器停止计数。由于闸门开通的时间为1S，计数器的计数值就是被测信号的频率。为了使测得的频率值准确，在闸门开通之前，计数器必须清零。为了使显示电路稳定地显示频率值，在计数器和显示电路之间加了锁存器，当计数器计数结束时，将计数值通过锁存信号送到锁存器。控制电路在时基电路的控制下产生三个信号：闸门信号、锁存信号和清零信号。各信号之间的时序关系如下图所示： 被测