模拟集成电路版图基础绪论.ppt

Module 3 模拟集成电路版图基础;Lab3-1 CMOS 无源器件结构与版图;一、电阻：1、方块电阻;方块电阻;Poly 电阻：基本poly 电阻版图;II、电阻的其他选项;蛇形电阻;低阻值高精度电阻的原则;3．其他类型电阻;直接nwell电阻;扩散电阻与Poly电阻对比;各种电阻的典型值;二、电容：电容基本原理;Ｎ阱电容;金属电容;金属电容;POLY 电容;几种集成电容的比较;电阻电容画法实例: 电阻画法实例;电阻画法实例;电阻画法实例;电容画法实例;接着在Poly1 和Poly2 上加上金属通孔，如图1-23，1-24 所示。 最后，在整个电容版图上加上一层CAP 层，做为标识层用，整个电容的版图如图1-25 所示。;Lab3-2 CMOS 有源器件结构与版图;特殊MOS 结构与版图画法;LONG LENGTH MOS;CLOSED GATE TRANSISTOR;三级管结构与版图画法;;2、垂直NPN ;横向PNP 管;Lab 3-3 模拟版图寄生效应;;电容和电阻的公式;二、寄生电容;与衬底有关的寄生电容;;层与层间的寄生电容;器件中的寄生电容;寄生电阻;IR DROP：电源走线;图3-7 给出了一个复杂的晶体管电阻模型，其中含有金属电阻、接触孔电阻、有源电阻、栅电阻等等，并且描绘了横跨这个晶体管的不同电流通道。 观察图3-7 可以发现，有源区电阻是主要的晶体管寄生电阻，是金属电阻的1000 倍，是金属接触电阻的10 多倍。因此在版图设计中，尽量减少有源区电阻。 ;Lab3-4 模拟版图匹配效应;匹配的重要性;图4-1 所示的带隙基准电路就是常见的一种。图中的M1 和M2，M3 和M4 分别组成电流源，要让它们具有很好的对称性，否则会造成电路两边电流不相等，从而影响电路性能。这种情况称之为失配。对于图4-1 的电路，器件的对称性尤为重要。 ;布线匹配;二、MOS 管的匹配：栅阴影效应;如果阴影区出现在源区或者漏区，这个MOS 管不会因为阴影区而导致失配。 而图4-4b 中，两个MOS 的失配比较严重，因为M1 的源区右边是M2 管，而M2 的源区右边是场氧。同样的，M1 和M2 左边的结构也不一样。简单的说，M1 和M2 周围的环境不同导致了它们的失配。 解决方法：我们可以采取类似图4-5 中的dummy MOS 的方法，使M1 和M2 周围的环境相同。 ;为了减小失配，可以采用共中心的布局方法。这种布局方法将两个MOS 管各分为原来的一半，沿对角线放置且并联连接，如图4-8 所示。它的基本思想就是将器件平均分割，依中心位置进行排列。这种布局方法经常用于运算放大器的差分管的版图中，可以减小差分管的失调电压。 对于更大的宽长比的MOS 差分管，图4-9 给出了一些版图局的方案，可以减少失配的影响。 ;布线造成的失配;电阻的匹配;电阻计算;最小组件的选择;四、电容的匹配;多电容值的布局和电阻考虑的方法相同，采用最小组件和共中心布局方法，见图4-16 所示。 ;模拟版图噪声效应;衬底噪声;在数模混合电路中，由于数字时钟信号的缘故，数字电路会产生比较大的噪声，会对模拟电路造成较大的影响。 要小心对待模拟功能块和数字功能块电源地的安排。一般要将数字地和模拟地分开，如图5-4。这样可以避免数字模块产生的大的瞬态噪声干扰模拟模块的工作。 这样又存在一个问题，芯片的衬底应该和那个地相连？一般来说，这取决于从衬底和地流经数字模块的瞬态电流大小和图5-4 中L1、L2 的大小，但大多数情况下，芯片的衬底都和模拟地相连。一般情况下，需要对整个环境（包括封装）进行细致逼真的仿真，才能确定那个方法更好一点。;技术可以减小信号的串扰： 一种是采用新的电路结构——差分对。利用??分信号将大多数的串扰信号转换成共模干扰。如图5-6 中，由于CK 和Vin，VA 和VB 与Vin 之间的耦合电容的存在，会对Vin 和Vout 的信号产生干扰。由于VA 和VB，CK 传输的是数字信号，因此它们的电压摆幅很大，因此Vin 和Vout 的信号损失是相当明显的。为了解决这个问题，可以采用图5-7 中的差分对结构，这样可以将干扰减小一个数量级。注意版图中增加了一个虚拟的连线，其目的是在CK 和Vin-之间生成一个与CK 和Vin+之间电容相等的交叠电容。 ;减小信号的串扰： “屏蔽”敏感信号