实验八全加器设计精编.ppt

2015~2016秋冬 浙江大学计算机学院实验教学中心;2;3;4;Ai;6;7;8;9;10;11;12;13;14;15;16;17;18;module adder_16bits(A, B, Ctr, S, Co); parameter size=16; input [size:1] A; input [size:1] B; input Ctr; output [size:1] S; output Co; wire[size-1:1] Ctemp; wire[size:1] Bo; assign Bo={16{Ctr}}^B;;adder_1bit A1(.a(A[1]),.b(Bo[1]),.ci(Ctr),.s(S[1]),.co(Ctemp[1])), A2(A[2],Bo[2],Ctemp[1],S[2],Ctemp[2]), A3(A[3],Bo[3],Ctemp[2],S[3],Ctemp[3]), A4(A[4],Bo[4],Ctemp[3],S[4],Ctemp[4]), A5(A[5],Bo[5],Ctemp[4],S[5],Ctemp[5]), A6(A[6],Bo[6],Ctemp[5],S[6],Ctemp[6]), A7(A[7],Bo[7],Ctemp[6],S[7],Ct