第一章vhdl语言绪论.ppt

第一章 VHDL语言——绪论;Electronic Design Automation;Very High Speed Integrated Circuit Hardware Description Language;自顶向下的系统设计方法; 采用硬件描述语言，在系统的基本功能或行为级上对设计的产品进行描述和定义，结合多层次的仿真技术、在确保设计的可行性与正确性的前提下，完成功能确认。然后利用EDA工具的逻辑综合功能，把功能描述转换成某一具体目标芯片的网表文件，输出给该器件厂商的布局布线适配器，进行逻辑映射及布局布线，再利用产生的仿真文件进行功能和时序的验证，以确保实际系统的性能。;自顶向下设计方法的优越性：;应用VHDL的EDA过程;In-System Programmability;FPGA/CPLD的优势;第二章 VHDL语言——入门;2.1 二选一选择器设计;仿真结果;MUX21的RTL图;2.2 锁存器设计;;;Latch的RTL图;VHDL语言设计实体的基本结构;第3章 VHDL语言—程序结构;§3.1 VHDL程序基本结构;Entity-Architecture Pair;实体说明单元的常用语句结构如下： ENTITY 实体名 IS [GENERIC(类属表)；] [PORT(端口表)；] END ENTITY 实体名； ; 类属(Generics)参数说明; ENTITY MCK IS GENERIC (WIDTH：INTEGER:=16)； PORT(ADD_BUS：OUT STD_LOGIC_VECTOR(WIDTH-1 DOWNTO 0)) ； ... 在这里，GENERIC语句对实体MCK的作为地址总线的端口ADD_BUS的数据类型和宽度作了定义，即定义ADD_BUS为一个16位的位矢量。;端口说明;端口名;端口方向：;OUT、INOUT与BUFFER 的区别：;OUT、INOUT与BUFFER 的区别;2． 结构体（Architecture Body）;结构体构造图;对结构体的描述方式;行为描述：;input1, .., inputn;数据流方式：;结构描述：;input1;1) 结构体描述的一般格式：;2） 结构体名称的命名;3） 定义语句;4） 并行处理语句;§3. 结构体的子结构描述;二、进程（PROCESS）语句描述;a; 变量只在进程中定义，变量只能在进程语句、函数语句和过程语句结构中使用,它是一个局部量。 变量的赋值是立即生效的 而信号只有当进程执行完以后才生效。;三、子程序（SUBPROGRAM）的结构描述;VHDL子程序有两种类型：;1． 库（Library）;库的功能;库的种类;① IEEE库;现在有些公司; 库的使用;例如： LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； 上例表明 要使用IEEE库中STD_LOGIC_1164程序包的所有过程和函数 这里项目名为ALL，表示包集合中的所有项目都要用;② 库说明作用范围;例如： LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY and1 IS ┆ END and1； ARCHITECTURE rtl OF and1 IS ┆ END rtl； CONFIGURATION s1 OF and1 IS ┆ END s1； LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY or1 IS ┆;第4章 VHDL语言—语言要素;Data Types;Assignment Operators;Libraries and Packages ;第4章 VHDL语言—语言要素;VHDL操作符列表;VHDL操作符列表;VHDL操作符优先级 ;“ ’ ” 属性符号;预定义的属性函数功能表;续表;续表;一、检查时钟clk上升沿;二、检查时钟clk下降沿; 数组属性’ LENGTH 对数组的宽度或元素的个数进行测定。例如： 【例3.4.33】 … TYPE ARRY1 ARRAY (0 TO 7)　OF BIT； VARIABLE WTH1：INTEGER； … WTH1：=ARRY1LENGTH； --WTH1=8 …;信号、变量、常数的物理意义及其说明场合;第五章 VHDL语言—顺序语句;VHDL顺序语句;5.1 赋值语句;变量和信号赋值语句格式：;VARIABLE a，b：