数电第五章 锁存器与触发器.ppt

TG1导通，TG2断开——输入信号D 送入主锁存器。 TG3断开，TG4导通——从锁存器维持在原来的状态不变。 (1) CP=0时: =1，C=0， D D D 1. 工作原理 5.3.1 主从触发器 (2) CP由0跳变到1 : =0，C=1， D 触发器的次态仅仅取决于CP信号上升沿到达前瞬间的D信号 主锁存器:TG1断开，TG2导通, 从锁存器:TG3导通，TG4断开, Q?的信号送Q端。 主锁存器维持原态不变。 D D D 5.3.1 主从触发器 2. D 触法器的逻辑功能 特性方程 Qn+1=D 状态转换图 逻辑功能表 1 1 1 1 0 1 0 1 0 0 0 0 D 动作特点：电路在CP 的上升沿对信号敏感,并产生状态变化。 次态与CP 的上升沿前一瞬间Ｄ 的状态相同 5.3.1 主从触发器 CP D 对CP上升沿敏感的边沿触发器 工作波形 5.3.1 主从触发器 CP D 工作波形 对CP下降沿敏感的边沿触发器 5.3.1 主从触发器 2、典型集成电路-----CMOS D触发器74HC/HCT74 0 0 1 0 1 0 1 0 0 1 0 1 的直接置1和直接置0的作用 RD、 SD RD=0 SD=1 CP=0 5.3.1 主从触发器 同理,可分析当 时, 当CP=0 时, 当CP=0 时, 1 1 0 1 0 0 1 1 0 0 0 0 1 R=0 S=1 CP=1 RD、 的直接置1和直接置0的作用与CP无关 SD R=0 S=1 Q=0 CP=1或CP=0 R=1 S=0 Q=1 CP=1或CP=0 5.3.1 主从触发器 同理,可分析当 时, 74HC/HCT74的功能表 L H H ↑ H H H L L ↑ H H Qn+1 D CP H H × × L L H L × × L H L H × × H L Q D CP 输 出 输 入 国标逻辑符号 3. 典型集成电路 74HC/HCT74 直接 置1 直接 置0 D功能 具有直接置1、直接置0，正边沿触发的D功能触发器 5.3.1 主从触发器 RD Q CP SD D 已知触发器的输入波形，试对应画出Q端输出波形 5.3.1 主从触发器 * 5 锁存器和触发器 教学基本要求 1、掌握锁存器、触发器的电路结构和工作原理 2、熟练掌握SR触发器、JK触发器、D触发器及T 触发器的逻辑功能 3、正确理解锁存器、触发器的动态特性 1、时序逻辑电路与锁存器、触发器： 时序逻辑电路: 概述 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。 结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅 与该当前的输入信号有关，而且与此前电路的状态有关。 具有0 和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。 2、锁存器与触发器 共同点： 不同点： 锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。 触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。 5.1 双稳态存储单元电路 5.1.1 双稳态的概念 反馈 双稳态存储单元电路 电路有两个互补的输出端 Q端的状态定义为电路输出状态。 2、逻辑状态分析 0 1 ——电路具有记忆1位二进制数据的功能。 1 0 如 Q = 1 如 Q = 0 1 0 5.1.2 双稳态存储单元 1、电路结构 5.2.1 SR 锁存器 5.2 锁存器 1. 基本SR锁存器 电路的初态与次态 初态：R、S信号作用前Q端的状态. 初态用Q n表示。 次态：R、S信号作用后Q端的状态. 次态用Q n+1表示。 1) 工作原理 0 0 若初态 Q n = 1 若初态 Q n = 0 1 0 1 0 1 0 0 0 R=0、S=0 无论初态Q n为0或1，锁存器的状态不变 无论初态Q n为0或1，锁存器的次态为为1态。 信号消失后新的状态将被记忆下来。 0 1 若初态 Q n = 0 若初态 Q n = 1 0 1 0 1 0 R=0、S=1 1 0 1 无论初态Q n为0或1，锁存器的次态为0态。 信号消失后新的状态将被记忆下来。 1