电路基础与集成电子技术-14.1 概述.pptVIP

电路基础与集成电子技术 哈尔滨工业大学 电子学教研室编 蔡惟铮 主 编 齐明 于泳 副主编 2010年03月 第3篇 数字电子技术 第11章 逻辑代数基础 第12章 集成逻辑门电路 第13章 组合逻辑电路 第14章 触发器和时序逻辑电路 第15章 数模与模数转换器 第16章 半导体存储器与 可编程逻辑器件 第14章 触发器和时序逻辑电路 内容提要：触发器是一种具有存储数据功能的器件，是构成时序逻辑电路的基础。本章主要讨论基本RS触发器和时钟触发器的电路构成、工作原理、参数，介绍触发器逻辑功能的描述方法，以及触发器的双稳态、单稳态和无稳态工作模式。讨论了555定时器的工作原理、功能和典型应用。本章还讨论了时序逻辑电路的分析及应用问题。例如数码寄存器、移位寄存器、各种同步及异步计数器、序列脉冲发生器的工作原理及其相应的中规模集成电路。 14.1 概述 14.2 触发器 14.3 555定时器 14.4 数码寄存器和移位寄存器 14.5 时序逻辑电路的分析 14.6 中规模计数器 14.7 序列脉冲发生器 14.8 用中规模集成电路设计时序逻辑电路 14.9 用VHDL语言描述时序逻辑电路 第14章 触发器和时序逻辑电路 14.1 概述 本章典型的时序逻辑电路，如触发器、寄存器、分配器、 计数器等，触发器是构成其他时序逻辑电路最基础的电路器件。 什么是时序逻辑电路呢？若在一个逻辑电路中，现在的输 出不仅仅取决于现在的输入，而且也取决于过去的输入，这样 的逻辑电路就称为时序逻辑电路。 14.1 概述 根据定义，时序逻辑电路必须有记住电路过去状态的本领，因为电路过去的输入就决定了电路过去的状态，所以必须有存储电路。 时序逻辑电路由组合逻辑电路和存储电路两部分组成，存储电路一般由触发器组成。 时序逻辑电路的方框图见图14.0.1。图中的Xn为外部输入信号，Pm为输出信号，Wk、Yk为内部传输信号，W也称为状态控制函数，Y也称为状态变量。时序逻辑电路输出逻辑函数的一般表达式为 图14.1.1 时序逻辑电路框图 存储部分控制逻辑函数或称状态控制函数，表达式为： 存储单元本身的特性方程为 Yi?(t)为下一时刻的新状态， Yi(t) 为现状态。这显然与组合逻辑电路的输出仅仅取决于该时刻的输入是大不相同的。 时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路两大类。同步时序逻辑电路的状态的变化是同步的，在所谓时钟脉冲CP的统一指挥下从原状态变化到新状态。异步时序逻辑电路的时钟脉冲CP并不起统一的同步作用，有时也可能根本就没有时钟。 当时钟使电路发生动作的边沿出现，但尚未起作用时，存储电路的状态叫作逻辑电路的原状态。当CP动作沿起作用后，存储电路转换到一个新状态，称为存储电路的新状态。一般用Q n表示原状态，用Q n+1表示新状态。 触发器按工作方式分基本RS触发器和时钟触发器。基本RS触发器只具有置“0”、置“1”的功能 。 触发器的置“0”功能就是在时钟作用下使触发器成为“0”状态；置“1”功能就是在时钟作用下使触发器成为“1”状态； 保持就是触发器在时钟作用下，不改变状态； 计数功能就是触发器每来一个时钟信号，触发器就改变一次状态，即每来一次时钟触发器的状态翻转一次。 触发器(Flip-Flop，缩写FF或F)是一种能够存储“0”和“1”两个状态的基本存储电路。触发器本身是一个时序逻辑电路，它是各类时序逻辑电路的重要组成部分。触发器具有如下特点： RS触发器具有保持、置“0”、置“1”功能； JK触发器具有保持、置“0”、置“1”、计数功能； D触发器具有置“0”、置“1”功能； T 触发器具有保持、计数功能； T?触发器仅具有计数功能。 时钟触发器有RS触发器、JK触发器、D触发器、T触发器、T?触发器五种。时钟触发器的逻辑功能有四种： 置“0”、置“1”、保持和计数功能 。 触发器从它的工作状态分有双稳态、单稳态和无稳态三种 模式。 双稳 单稳 　多谐 触发信号