08-11串行ad转化器TLC549的设计应用-王超.docVIP

串行AD转换器TLC549的应用设计 课程设计说明书 系（部）： 信息工程系 班 级： 电气083 学生姓名： 王超 学号： 080819609 指导教师： 王常顺 时间：2010年11月15日 到2010年 11月26日 课 程 设 计 任 务 书 题 目 串行AD转换器TLC549的应用设计 系 (部) 信息工程系 专 业 电气工程及其自动化 班 级 电气083 学生姓名 王超 学 号 080819609 11 月 15 日至 11 月 26 日 共 2 周 指导教师(签字) 系 主 任(签字) 摘要 4 正文 5 1系统方案 5 2理论分析与计算 6 3程序与电路设计 7 3.1程序流程图： 7 3.2 电路设计 14 4结果分析 18 5总结 19 设计体会及今后的改进意见 20 参考文献 21 摘要：本文对这次程序设计进行了详细的说明，对系统方案，理论分析与计算，电路与程序设计，结果分析，总结等各项进行了汇总说明。这次我们的单片机课程设计任务是串行AD转换器TLC549的应用，本单片机程序设计主要功能体现在将电压送到TLC549芯片中并连接到MCS-51单片机，实现利用串行AD转换器TLC549采集电压信号，显示，并能用键盘设定电压上下限，超限报警等。该项应用在实际应用中良好，具有一定的应用价值。 关键词： TLC549，AD转换，功能 正文 1系统方案 本次程序设计是利用串行AD转换器TLC549采集电压信号，显示；并能用键盘设定电压上下限，超限报警。 利用TLC549进行电压数据采集。TLC549是美国德州仪器公司生产的8位串行A/D转换器芯片，可与通用微处理器、控制器通过CLK、CS、DATA OUT三条口线进行串行接口。具有4MHz片内系统时钟和软、硬件控制电路，转换时间最长17μs，TLC548允许的最高转换速率为45 500次/s，TLC549为40 000次/s。总失调误差最大为±0.5LSB，典型功耗值为6mW。采用差分参考电压高阻输入，抗干扰，可按比例量程校准转换范围，VREF-接地，VREF+－VREF-≥1V，可用于较小信号的采样。当CS为高时，数据输出(DATA OUT)端处于高阻状态，此时I/O CLOCK不起作用。这种CS控制作用允许在同时使用多片TLC548、TLC549时，共用I/O CLOCK，以减少多路(片)A/D并用时的I/O控制端口。可通过对cs的控制来实现对电压信号的采集。 数字信号的显示则是将转换器采集的电压数据信息惊醒数据处理并传到74LS164中，并将数据通过7段数码管显示出来。 在设计程序的最后还要进行键盘警报设计，通过键盘设置上下限，并设置警报。 2理论分析与计算 此次设计是通过TLC549进行模数转换.LC549该时钟与I/O CLOCK是独立工作的，无须特殊的速度或相位匹配。TLC549通过CLK、CS、DATA OUT三条口线单片机进行串行接口 ，尤其是CS，CS制来控制ad转换。　　当CS为高时，数据输出(DATA OUT)端处于高阻状态，此时I/O CLOCK不起作用。这种CS控制作用允许在同时使用TLC549时，共用I/O CLOCK，以减少多路(片)A/D并用时的I/O控制端口。　　(1)将CS置低。内部电路在测得CS下降沿后，再等待两个内部时钟上升沿和一个下降沿后，然后确认这一变化，最后自动将前一次转换结果的最高位(D7)位输出到DATA OUT端上。　　(2) 前四个I/O CLOCK周期的下降沿依次移出第2、3、4和第5个位(D6、D5、D4、D3)，片上采样保持电路在第4个I/O CLOCK下降沿开始采样模拟输入。　　 (3)接下来的3个I/O CLOCK周期的下降沿移出第6、7、8(D2、D1、D0)个转换位，　　(4)最后，片上采样保持电路在第8个I/O CLOCK周期的下降沿将移出第6、7、8(D2、D1、D0)个转换位。保持功能将持续4个内部时钟周期，然后开始进行32个内部时钟周期的A/D转换。第8个I/O CLOCK后，CS必须为高，或I/O CLOCK保持低电