计算机组成原理第11周作业--第十章.docVIP

10．2解：设采用单总线结构的CPU数据通路如下图所示，且ALU输入端设两个暂存器C、D（见17题图）。并设采用同步控制，每周期3节拍： （1）指令ADD R1，X的微操作及节拍安排如下： 取指周期：T0 PC MAR，1 R T1 M MAR MDR，PC+1 PC T2 MDR IR,OP IR ID 执行周期1：T0 Ad（IR） MAR，1 R T1 M MAR MDR T2 MDR D 执行周期2：T0 R1 C T1 + T2 ALU R1 （2）指令ISZ X的微操作及节拍安排: 取指周期同（1） 执行周期1: T0 Ad（IR） MAR，1 R T1 M MAR MDR T2 MDR C，+1 ALU 执行周期2：T0 ALU MDR，1 W T1 PC+1 ·Z+ PC· PC 10.15解：因为控制存储器共有512*48 29*48 所以，下址字段应有9位，微指令字长48位 又因为控制微程序转移的条件有4个，4+1 23 所以判断测试字段占3位 因此控制字段位数为：48-9-3 36 微指令格式为： 10.21解：为使设计出的微指令操作控制字段最短，并且保持微指令本身内在的并行性，应采用混合编码法。首先找出互斥的微命令组，为便于分析，将微命令表重画如下： 由表中微命令的分布情况可看出：a、b、c、d、e微命令的并行