数字电位计.docVIP

2.1.2 收音电路 收音部分是该系统的核心部分，收音部分的好坏直接决定了该系统的好坏，所以，收音部分的选择也是最重要的，通常有这么几种可以选择的收音电路： ●采用用模拟器件组装的收音电路 ●用调频收音头加解调器组成的收音电路 ●采用高集成度单芯片制作的调频收音模块 第一套方案用模拟器件组装的收音电路，调试比较麻烦，最重要的是一般都是采用调整电容容量或者是调整电感的电感值来实现频道的调谐，不利于实现数字控制，所以我们不采用这种系统；第二套方案采用用调频收音头加解调解码电路实现调频收音功能，该方案可以实现数字控制，满足该系统的设计要求，但是高频头本身体积较大，还需加解调解码电路，占空间较大，且成本较高，不宜用在该系统上；第三套方案采用高集成度单芯片制作的调频收音模块，易于实现数字控制，并且体积非常小，功耗低，并且价格低廉，效果好，所以采用收音模块，该系统采用的是MP3、MP4和手机中常用的调频收音模块，采用PHILIPS的TEA5767芯片。 3.1.3 收音模块 TEA5767采用HVQFN40即耐热的薄型四角扁平封装，其内部框图如图3-5所示：下面对每个PIN(管脚)进行简单说明： PIN1、PIN10、PIN20、PIN21、PIN30、PIN31、PIN40为空脚，不需要外围电路连接； PIN2:CPOUT为锁相环调谐系统的电荷泵输出外挂电容脚； PIN3/4:VCO1/2为压控振荡器输出； PIN5:VCO为压控振荡器电源脚； PIN6:GND为数字地; PIN7:VCCD数字电源脚； PIN8:DATA 串行通讯数据脚； PIN9:CLK串行通讯时钟脚； PIN11:W/READ 三线通讯的读写控制； PIN12:BUSMODE总线模式选择； PIN13:BUSENABLE总线使能脚； PIN14/15:PROGAM1/2软件可编程端口； PIN16/17:XTAL1/2时钟发生器接口； PIN18:PHASEFIL鉴相环路滤波脚； PIN19:导频低通滤波脚； PIN22/23:VAFL/R左右声道音频输出； PIN24:TMUTE软件静音的时间常数设置脚； PIN25:MPX立体混音输出； PIN26:VREF参考电压脚； PIN27:TIFC中频中心调整时间常数设置脚； PIN28/29:LIMDEC1/2中频限幅器调节脚； PIN32:IGAIN中频增益控制电流设置脚； PIN33:AGND模拟地； PIN34:VCCA模拟电源 PIN35/37:RF1/2射频输入脚； PIN36:RFGND射频地； PIN38:TAGC射频自动增益控制时间常数设置脚； PIN39:LOOPSW合成锁相环滤波器开关输出。 电路图如图3-6所示，其中R_OUT、L_OUT为FM的音频信号输出。BUS-MODE是用来选择CPU与收音模块串口通信的方式，本系统把BUS-MODE拉到地选择为I2C的通信方式。DATA和CLK即为I2C通信的数据线和时钟线，系统的CPU通过I2C接口即可对调频收音模块进行控制。W/READ在本系统没有使用，其只有在BUS-MODE为逻辑高电平时才有效，此时调频收音模块W/READ、CLK、DATA与系统的CPU实现三线方式串行通信。BUS-ENABLE为总线使能信号，当BUS-ENABLE为逻辑低时调频收音模块调频收音模块I2C接口控制其进入省电模式。FM_ANT为收音模块的天线接口即射频信号输入脚，本系统用在收音机盒子上盖上绕一圈的铜丝作为天线。 图3-5 TEA5767内部框图 图3-6 收音模块电路图 4.2.1 收音模块TEA5767驱动 TEA5767是PHILIPS公司的单芯片调频收音芯片，支持SPI和I2C两种串行通信模式，本系统采用的I2C总线，I2C(Inter－Integrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。I2C总线在传送数据过程中共有三种类型信号， 它们分别是：开始信号、结束信号和应答信号。开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。结束信号：SCL为低电平时，SDA由低电平向高电平跳变，结束传送数据。应答信号：接收数据的IC在接收到8bit数据后，向发送数据的IC发出特定的低电平脉冲，表示已收到数据。CPU向受控单元发出一个信号后，等待受控单元发出一个应答信号，CPU接收到应答信号后，根据实际情况作出是否继续传递信号的判断。若未收到应答信号，由判断为受控单元出现故障。器件发送数据到总线上，则定义为发送器，器件接收数据则定义为接收器。主器件和从器件都可以工作于接收和发送状态。 总线必须由主器件（通常为微控制器）控制，主器件产生串行时钟（SCL）控制总线的传输