《数字电子技术基础》集成逻辑门电路.pptVIP

第2章 集成逻辑门电路 学习要点 分立元件门电路的构成 TTL集成逻辑门电路功能及特点 CMOS集成逻辑门电路功能及特点 逻辑电路使用过程中的注意问题 2.1 分立元件门电路 2.1.1 晶体管开关特性 2.1.2 基本晶体管门电路 2.2 TTL集成逻辑门电路 2.2.1 TTL与非门电路 2.2.2 TTL集电极开路门和三态门电路 2.2.3 TTL集成电路的系列产品 2.3 CMOS集成逻辑门电路 2.3.1 MOS开关及其等效电路 2.3.2 常用CMOS逻辑门电路 2.4 集成门电路的应用注意事项 2.4.1 TTL门电路使用注意事项 2.4.2 CMOS门电路的使用注意事项 2.4.3 门电路之间的接口问题 2.4.4 需要注意的其他事项 本章小结 （5）传输延迟时间tpd 。 电路在动态脉冲信号作用下，输出脉冲相对于输入脉冲延迟了多长时间。 tPHL --输出电压由高变低，输出脉冲的延迟时间； tPLH --输出电压由低变高，输出脉冲的延迟时间。 这两个延迟时间的平均值称为平均传输延迟时间tpd。 TTL门电路的平均传输延迟时间tpd一般在20nS左右。 （6）扇入扇出数。 扇入数： --门电路输入端的个数，用NI表示。 对于一个2输入的“或非”门，其扇入数NI＝2。 扇出数： --门电路在正常工作时，所能带同类门电路的最大数目，它表示带负载能力。 拉电流负载： （存在高电平下限值）。 灌电流负载： （低电平存在上限值） 通常逻辑器件扇出数须通过计算或实验的方法求得。 若NOL≠NOH，一般取两者中的最小值。 为了能够保证数字电路或系统能正常工作，在设计时还需要注意要留有一定的余地。 5.常用TTL与非门集成芯片 74LS00——4-2输入与非门 74LS04——6反相器 74U20——2-4输入与非门 74LS08——4-2输入与门 74LS02——4-2输人或非门 74LS86——异或门 74LS00引脚图和逻辑符号 例 如图所示电路，已知74LS00门电路参数为： IOH/IOL=1.0mA/-20mA, IIH/IIL=50μA/-1.43mA 求门GP的扇出数是多少？ 解： 门GP输出低电平时，设可带门数为NL： 门GP输出高电平时，设可带门数为NH： 取最小值， 扇出系数=14。 TTL集电极开路门电路（OC门） “线与” --将两个以上门电路的输出端直接并联以实现“与”逻辑的功能。 如图，低阻通路产生很大电流，可能烧坏器件，且无法确定输出是高电平还是低电平。 OC门的输出级三极管T4集电极悬空，即输出管T4集电极开路，故称为集电极开路门。 使用时需要外接负载电阻RL（或称上拉电阻）及电源。 逻辑符号 OC门主要应用于实现线与、电平转换以及用做驱动显示。 将若干个OC门输出端连接在一起再接一个上拉电阻和电源，即可构成各输出变量间的“与”逻辑--“线与”。 OC门实现电平转换 OC门驱动发光二极管 2.三态门输出 当使能输入端EN＝1时，门电路相当于二输入的与非门； 当使能输入端EN为低电平时， 从输出端看进去，对地和电源都相当于开路，呈现高阻抗（Z状态）。 高阻态并无逻辑值，仅表示电路与其他电路无关联，所以三态电路仍是二值逻辑电路。 低电平有效三态与非门 由于该电路有高电平、低电平和高阻态三种状态，所以称之为三态门。 高电平有效的三态 与非门电路真值表 高阻 × × 0 0 1 1 1 1 0 1 1 1 1 0 1 1 0 0 1 F B A EN 门电路的三态输出主要应用于多个门输出共享数据或控制信号总线传输，这样可以减少输出连线。 为避免多个门输出同时占用数据总线，这些门的使能信号（EN）中只允许有一个为有效电平（如高电平）。 只要保证任何时刻只有一个三态门的使能端有效，即可实现多路数据通过一条总线进行传送的功能。 另外，利用三态门还可以实现数据的双向传输。 74系列：中速系列，TTL集成电路早期产品，平均传输延迟时间约为10ns，但平均功耗每门约10mW，现已基本淘汰。 74L系列：为低功耗TTL系列，又称LTTL系列。 74H系列：高速系列，采用抗饱和三极管，在工作速度方面得到改善， 平均传输延迟时间约为普通型的二分之一，约为6ns，但是平均功耗增加了，每门约为22mW。 74S（又称STTL）系列：为肖特基系列。工作速度和功耗均得到了明显改善。 速度和功耗上较前系列进一步提高。 其速度和功耗介于74AS和74ALS系列之间，广泛应用于速度要求较高的TTL逻辑电路 。 74F系列： 74