洗衣机控制器电路.docVIP

3.3.3洗衣机控制器 实验目的 熟悉掌握全加/全减器的逻辑功能和设计方法。 熟悉掌握用与非门等基本门电路设计并实现组合逻辑电路的一般方法。 掌握QuartusII软件环境和EDA实验台的使用方法。 实验内容 洗涤时间用两位数码管对洗涤过程作计时显示，直到时间到而停机。在QuartusII中，利用VHDL或框图输入法设计电路，完成仿真，并下载到EDA实验台进行测试。 实验环境 QuartusII软件环境 1套 GW48-CP++ 实验台 1台 实验原理与电路 实验任务与步骤 1.设计输入 首先依据进行逻辑设计；根据逻辑设计通过卡诺图或应用公理、公式进行化简，得到最简式；再根据给定芯片器件将最简式化成实验用最简式（用最少器件及门电路的表达式，也称为实验表达式）；根据实验表达式画出逻辑电路图；选用实现的逻辑功能。在QuartusII中新建工程，在QuartusII的框图编辑器中利用框图法设计输入全加/全减器逻辑电路，所用到的基本门电路在元器件树形目录的位置是：primitives/logic。原理图设计如图3-14所示。 2.编译、仿真 编译前，选择Assignments菜单、Divice菜单项，选择芯片为CycloneIII系列芯片EP3C40Q240，如果在新建工程时已经指定芯片，则此处可省略选择芯片操作。然后编译工程。如果没有错误，则编译成功。建立波形文件，设置输入信号，然后仿真波形，查看输出波形。图3-15给出了全加/全减器的仿真输出波形。 由仿真图我们可以看出，开始时我们输入一个load高脉冲，同时set[]输入0011，这样就定时为3小时，再将load拉低，洗衣机开始工作，可以看到时间开始依次递减，同时可以看到bubble4处于高电平说明点击处于工作状态，而bubble1、bubble2、bubble3分别表示了洗衣机的水洗、漂洗、甩干三个状态。 3.引脚锁定、下载实验台 选择模式5，参照引脚锁定表，给出了全加/全减器的引脚锁定方案，如表3-15所示。在QuartusII中，选择Assignment菜单下的Pin项，完成全加/全减器电路的引脚锁定。引脚锁定完毕后，选择Processing菜单下的Start Compilation，编译整个工程。然后选择Tools菜单下的Programmer项，下载sof文件到GW48-CP++实验台，完成的功能测试，记录全加/全减器输入输出结果，由实验结果列出真值表，并将其与理论真值表进行比较是否一致。要求设计另外一种引脚锁定方案，充分发挥实验平台的优势，更好的测试电路的功能。