微机接口_第三章.pptVIP

二、引脚信号及功能 最小模式：即由8086组成的单处理器系统，所有的总线控制信号直接由8086直接产生，故系统中的总线控制逻辑电路被减到最少。 最大模式：即由8086组成的中等规模或者大型的系统。包含两个或多个微处理器，8086为主处理器其它的为协处理器。 ? 8086的两种工作模式 8086采用双列直插式封装，有40个引脚(如右图所示)，但总线信号数量却大于40，故8086采用了分时复用技术，部分引脚传送两种总线信号。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC AD15 A16/ S3 A17/ S4 A18/ S5 A19/ S6 BHE/ S7 MN/MX RD HOLD (RQ/GT0) HLDA (RQ/GT1) WR (LOCK) M/IO (S2) DT/R (S1) DEN (S0) ALE (QS0) INTA (QS1) TEST READY RESET 8086 CPU 8086的引脚信号 注：括号内为该引脚在最大模式下的名称 ? 8086芯片的引脚图 1. 最小模式下引脚信号及功能： (1) 地址/数据总线AD15～AD0(双向、三态) ? 在一个总线周期的第一个时钟周期用于传送低16bit地址信息，并用地址锁存器锁存以免丢失， ? 其它时钟周期可用于传送数据信息，分时传送。 ? 当8086执行中断响应周期、保持响应周期时，这些引脚处于高阻状态。 (2) 地址/状态信号线A19/S6～A16/S3(输出、三态) 在总线周期的第一个时钟周期(T1)用于输出地址信号的最高4bit并锁存。 其它时钟周期中用来输出状态信号S6～S3，其中： S6—低电平，表示8086当前与总线相连。 S5—表示标志寄存器中“中断允许位”的状态(IF)。 S4， S3的组合指出了分段情况。如下表所示。 S4和S3的组合提供的分段信息表 S4 S3 意 义 0 0 1 1 0 1 0 1 当前正在使用ES附加段 当前正在使用SS堆栈段 当前正在使用CS或者未使用任何段寄存器 当前正在使用DS数据段 ? 当CPU处于“保持响应”状态时，A19/S6～A16/S3置为高阻状态。 ? 若执行I/O指令，则由于8086只访问64K个端口，在T1周期这4个引脚为低电平。 1. 通用寄存器组 可用于存放数据和地址，有8bit和16bit等，CPU可直接处理这些信息，减少了访问存储器的次数，节省访问内存时间。 2. 累加器 也是数据寄存器，与ALU一起完成各种算术或逻辑运算，运算前作为ALU的一个输入，运算后常用于保存结果。 ? CPU对I/O接口电路的读出或写入一般也是通过累加器进行的。 3. 标志寄存器 在算术或逻辑运算时，为了保存可能发生的进位、溢出、符号、全零及奇偶性等状态的变化，微处理器设置标志寄存器。? 其所存的状态将可作为一种条件，常用于判断是否控制程序转移。 4. 专用寄存器 (1) 程序计数器PC (Program Counter) 它是指令地址寄存器，其内容指出了现行指令在存储器中的存放地址。 注：当按PC的内容从存储器中取出指令时，PC的内容自动加1。 ? 对单字节指令而言，则PC指向了下一条指令所在的地址。 ? 对多字节指令，则每取一个字节，PC自动加1，当取出最后一个指令字节时，PC仍指向下一条指令地址。 (2) 堆栈指示器SP (Stack Pointer) 用于确定堆栈在内存中的具体位置。SP总是指向栈顶。 (3) 变址寄存器 用于变址寻址，也可作通用寄存器。 三、控制部件 是整个系统按时序协调操作的功能部件，包括IR、ID定时及产生各种控制信号的控制逻辑单元组成。 根据上述结构，微处理器执行一条指令的简要过程，如下图所示。 取 指 令 指 令 译 码 取 操 作 数 执 行 指 令 存放运算结果 微处理器执行一条指令的简要过程 (1) PC将指令地址经地址缓冲器送到CPU外部地址总线，然后送到存储器进行地址译码。 图中取指令包含以下几个步骤： (2) PC+1→PC，同时CPU发出“存储器读”。 信号，访问存储器中某一单元。 (3) 经过几百ns，在外部数据总线上出现指令的第一个字节，即操作码，经由CPU内部数据缓冲器?内部总线?指令寄存器。 (4) 对于多字节指令，控制部件还会发出取第二、第三等字节的信号，每次P