第2门电路与组合逻辑电路精读.ppt

20. 11 应用举例 第20章 小结提纲 一、基本逻辑门电路 毛刺产生原因 利用线译码器分时将采样数据送入计算机。 2-4线译码器 A B C D 三态门 三态门 三态门 三态门 总线 用异或门和与门构成 逻辑符号 =1 A B S C A B C S ? CO a i b i c i-1 s i c i 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 逻辑状态表 （2）全加器 输入： ai---加数 bi---被加数 ci-1---低一位的进位 输出 si---本位和 ci---向高位的进位 半加和 所以： 全加器逻辑图 逻辑符号 si ?1 ai bi Ci-1 ci C S ? CO ? CO ai bi ci-1 si ci ? CI CO 多位二进制加法 —— 串行进位。 例：A3A2A1A0+B3B2B1B0=C3S3S2S1S0 原理：先进行最低位A0B0的加法，得出S0和C0， C0送到 第二个加法器的CI端，进行A1B1的加法，以此类推。 特点：速度慢。（因为每一位的运算都要等到低一位运算完， 才能进行，因此称串行进位加法器） 全加器74LS183 1 14 74LS183 1an 1b