AltiumDesigner-DuplicateNetNamesWireXXX解决办法.docxVIP

Altium DesignerDuplicate Net Names Wire XXX 解決辦法方法是：打開Project（工程）＼Project Option（工程參數）＼Option標籤，在Net Identifier Scope（網絡標識範圍）一欄的四個選項(Automatic、Hierarchical、Flat、Global)中選擇Global項，然後點確定就行了。主要是使網絡標籤範圍設定為全局範圍。　　Multiple Top Level Documentsnbsp;nbsp; Duplicate Net Names　　多張原理圖的識別字作用域的設置問題，在Project-》Project options中的Options選項下設置了一下Net Identifier Scope（網路識別字作用範圍），由原來的Automatic改為Global，隨後編譯了一下，幾十個error全部消失，可見，是網路識別字的作用域的問題，這個問題發生在多張原理圖設置中。一篇有關Altium Designer 識別字的作用域問題的文章，這篇文章中詳細闡述了Altium Designer中網路識別字的幾種方式：Automatic、Flat、Global、hierarchical四種方式，這四種方式的用法為：（1）設置為Flat方式，不同頁之間只有Port（埠）具有全域屬性，即在不同的sheet之間進行同名埠的連接。缺點是難於追蹤（2）設置為Global方式，不同頁之間Port和netlabel都具有全域屬性，缺點也是難於追蹤。（3）設置為Hierarchical方式，這種適合於分等級的原理圖設計中，必須有頂層和底層（每一頁），頂層和底層之間是只通過SheetEntry（頁入口）和各頁的Ports建立對應關係，這種方式適合多頁分等級的設計，各頁之間的關係比較明晰，也容易追蹤。（4）設置為Automatic方式，根據判據自動判斷選擇上述三種方式中的一種進行設置，具體是這樣：當檢查到原理圖中具有頁符號採用Sheet Entry和/或Ports連接子圖，則自動選擇HIerarchical方式；若沒有Sheet Entry則判斷有沒有Ports，如果有Ports，則採用Flat方式進行設置作用域範圍；如果沒有Ports，則自動設置為Global方式。也就是說，若採用Automatic方式，當電路圖中有SheetEntry時採用Hierarchical方式；當電路圖中有Ports（不管不同頁之間有沒有同名的netlabel）時採用Flat方式；當電路圖中僅有Netlabel時才採用Global方式。出現編譯錯誤的原因也就在於Automatic方式時軟體採用的判據，如果電路中沒有SheetEntry，既有natlabel又有Ports，當設置為Automatic時會按照（4）所述的判據自動設置為Flat方式，由（1）可知是微微Flat方式只有Port在不同頁之間具有全域屬性，所以軟體不認為不同頁之間的同名netlabel是連接在一起的，進而出現了“Duplicate Net Names Wire XXX”的錯誤提示，這裡邊字面意思是網路名重名，個人認為出現這種錯誤時，是設計Altium Designer的人人為設定的，不然的話設計軟體的難度太大，需要檢測有沒有netlabel和port，一共有四種情況，況且每一種情況具有包含與被包含的關係。解決辦法：（1）將作用域設置為Global方式，這是最簡單但比較懶惰的方式，是不同頁之間的netlabel和Ports都具有全域屬性，然後就可以在不同頁之間的同名的Ports之間、同名的Netlabels之間建立連接關係。（2）採用層次原理圖設計，頂層的SheetEntry僅僅和子頁的Port之間建立連接關係。（3）將不同頁之間同名netlabel修改為port，然後通過port建立連接關係，作用域設置為Flat或者Global或Hierarchical。備註：當將出現上述錯誤資訊的原理圖工程作用域設置為Hierarchical時，儘管很多錯誤都消失了，但是會有一個“Multiple Top Level Documents”的錯誤，即多個頂層文檔。