第4讲TS101IO处理器.ppt

I/O Processor I/O Processor 第4讲 I/O 处理器 电子工程学院 秦国栋 第4讲内容提示 4.1 I/O处理器 4.2 DMA 4.3 外部口 4.4 链路口 4.1 I/O处理器 系统方框图 I/O处理器功能 I/O处理器负责所有的外部通信: 主处理器/控制器 外部 RAM/ROM 与其它的TigerSHARC处理器 所有的通信发生在 64位外部总线 4个链路口(8位) 通过外部口和链路口进行数据交换 在核处理器控制下进行数据交换 DMA数据交换 通过外部口进行的数据交换也可以由其它总线控制器控制。 单处理器结构 – 外部口 外部口: 32位地址 64位数据 100 MHz 800 Mbytes/s 多处理器结构 –并行总线（紧耦合） 最多 8个TigerSHARC无缝互联 多处理器结构-链路口 I/O 处理器 －特点简介 I/O 处理器通过3个内部128位总线与核处理器和内部存储器联接到一起。 I/O处理器处理所有的片外通信，包括: 总线请求 内部总线和外部总线间的缓冲 总线仲裁 打包和解包128位宽内部数据和8/32/64位外部数据。 DMA和直接传输 SDRAM 传输 I/O 处理器 – 方框图 4.2 直接存储器存取-DMA  DMA – 内容提示 DMA 介绍 DMA 特点 DMA 结构 DMA 传输类型 传输控制块 DMA 控制和状态寄存器 设置DMA 优先权传输量 DMA 链和中断 DMA – 控制器结构 DMA –源和目的地址 DMA处理的源和目的 DMA 特点 - 1 DMA 传输可以由TigerSHARC核处理器或者外部总线拥有者( TigerSHARC 或者主机)来配置和初始化。 DMA 和其它总线总线拥有者竞争访问内部存储器 –由于内部存储器总线有较高的带宽，冲突最小。优先权从高到低的顺序是: 高优先级 IFIFO (通过外部总线访问内部地址，或者从外部存储器读回数据)。 高优先级DMA处理。 数据传输指令 (加载, 存储)。 低优先级IFIFO处理。 低优先级DMA处理。 取指令。 DMA 特点 - 2 允许DMA传输: 内部存储器 =外部存储器 内部存储器 =内部存储器或者其它TigerSHARCs的寄存器 内部存储器 =主处理器 内部存储器=链路口 内部存储器= Boot PROM 外部存储器 = 外部设备 外部存储器 =链路口 外部主总线 = 内部存储器(通过自动DMA) 外部主总线 = 链路I/O口 (通过自动DMA) 链路口输入 =链路口输出 外部设备可以边沿触发DMAR 的四个引脚请求DMA服务。 DMA 特点 - 3 DMA 有14个通道，优先级从高到低是: 2个自动DMA通道 (13 - 12) 4个接收链路口3-0通道 (11 - 8) 4个发送链路口3-0通道 (7 - 4) 4个外部口3-0通道 (3 - 0) 默认情况下, 外部口通道3-0的优先级循环顺序: DMA 利用优先级位分成两个优先级组循环– 高(置位)和低。 DMA 传输类型 外部口块传输 链路口数据传输 自动DMA传输 Flyby 传输 2-维传输 DMA 链式操作 DMA 传输类型 – 外部口 外部口块传输 – 内部存储器和存储器映射器件之间 DMA 传输类型-链路口 链路口数据传输 –内部存储器和链路口兼容器件之间 DMA传输类型- 自动DMA 自动DMA传输 –从外部主总线到内部存储器 DMA 传输类型- Fly-by Flyby传输 –外部存储器 –不涉及核处理器 DMA – 链式和2-维DMA DMA 链操作允许一个DMA序列自动与另一个DMA序列连接 链式DMA可以在不同的通道上，有不同的属性。 DMA 控制器可以通过任何 DMA发送和接收通道访问和传输2维存储器数组。 用索引、计数、和修正寄存器设置X和Y尺度。 DMA - TCB 寄存器 - 1 DMA 通道的操作通过写存储器映射的传输控制块寄存器(TCB) 进行编程。 每个TCB是一个四寄存器(128位)组 每个DMA通道有一个或者两个TCB DMA – TCB寄存器 - 2 TCB寄存器组的四个寄存器: DI 寄存器 DX 寄存器 DY 寄存器 DP 寄存器 DI — 地址索引寄存器 DX — X 地址修正值和计数 DY — Y (对于2-D数组) 地址修正值和计数 DP — 链指针 DMA - TCB 寄存器 - 3 DI 寄存器: 32-位索引寄存器 – 指向源或者目的缓冲区的内部或者外部存储器地址的地址指针。 DMA - TCB 寄存器 - 4 DX 寄存器: 16位修正(LSBs)和16位X维计数值 DY 寄存器: 16位修正(