数字电子技术-编码器.pptVIP

加法器 用来进行二进制数加法运算的组合逻辑电路，是数字系统中的基本部件之一。 1 1 0 1 （A） 1 0 1 1 （B） + 1 1 0 0 0 （A+B） 用半加器实现全加器 加法器集成电路是把多个全加器集成到一个芯片上。 二、二十进制编码器 * 运算规则： 1、逢二进一 2、最低位：半加（两数相加：被加数、加数） 3、其他位：全加（三数相加：被加法、加数、低位向本位送来的进位） 4、相加产生两个输出：本位和、向高位的进位。 例1：半加器的设计 （1）半加器真值表 （2）输出函数 （3）逻辑图 输入 输出 被加数Ai 加数Bi 和Si 进位Ci 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 （4）逻辑符号 全加器是实现 例2：全加器的设计 全加器逻辑符号 全加器真值表 输入 输出 Ai Bi Ci-1 Si