电子科技大学数字式秒表设计与实现实验精选.docVIP

数字式秒表设计与实现 指导老师： 姓名： 学号： 摘 要 本文主要介绍了基于FPGA使用VHDL语言的数字式秒表的设计开发流程。该设计以VHDL作为硬件开发语言，以ISE作为软件开发平台，成功的实现了数字式秒表的计数、清零、暂停等功能。并使用了ModelSim仿真软件对各个单元电路模块进行了仿真，且完成了综合布局布线，最终下载到电路板上，实际测试结果良好。 关键字：FPGA，VHDL，数字目录 数字式秒表设计与实现 1 第一章引言 4 1.1 选题背景 4 1.2 实验方式 4 1.3 技能培养 4 第二章基于FPGA的VHDL设计流程 5 2.1 概述 5 2.2 VHDL语言介绍 5 2.2.1 VHDL的特点 5 2.2.2 VHDL开发流程 6 2.3 FPGA开发介绍 8 2.3.1 FPGA简介 8 2.3.2 FPGA开发流程 8 第三章 数字式秒表的软件开发环境 10 3.1开发环境 10 3.2ModelSim介绍 10 3.3 ISE介绍 11 第四章数字式秒表的设计与实现 12 4.1 任务要求 12 4.2 实验条件 12 4.3 原理框图 13 4.4 各模块的实现 13 4.4.1