基于FPGA数式频率计设计.docVIP

电 子 科 技 大 学 实 验 报 告 实验科目： XX电子技术综合实验 指导教师： XXXX 实验地点： XXXX 学生姓名： XXXX 学 号： XXXX 基于FPGA数字式频率计设计 摘 要 本文介绍了频率计的基本原理和相应的测量方案，数字频率计由放大整形电路、闸门选择电路、分频器电路、门控电路、十进制计数器电路、锁存器电路和扫描显示控制译码系统组成。通过放大整形电路被测信号变成脉冲信号，而闸门选择电路产生不同开通时间T,由分频器电路提供时基信号，作为时间基准。门控电路产生闸门开通、计数器清零和锁存器的锁存信号，计数器将被测信号的频率以十进制的形式记下来，锁存器将十进制计数器所计得的数形式记下来，扫描显示控制译码系统实现消隐无意义零输出结果的数字显示。 最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL，在软件开发平台ISE上完成，可以在较高速时钟频率（100MHz）下正常工作。该设计的频率计能准确的测量频率在10Hz到1MHz之间的信号。使用ModelSim仿真软件对VHDL程序做了仿真，并完成了综合布局布线，最终下载到芯片Spartan-II上取得良好测试效果。 关键词：FPGA，VHDL，ISE，自顶向下。 目录 摘 要……………………………………………………………………………………………1 第一章　引言 数字系统设计方法概述……………　…………………………………………3 VHDL简介……………………………………………………………………4 技术指标要求…………………………………………………………………….5 第二章　数字式频率计的总体设计 1　　　原理简述 4 2.1.1 频率或时间的原始基准 4 2.1.2.1 电子计数器测频方法 5 2.1.2.2 电子计数器的测频原理 6 2.1.3 误差分析 7 2.1.3.1 ±1误差 7 2.1.3.2 标准频率误差 8 2.1.3.3 结论 9 2.1.4.1 测量周期的必要性 9 2.1.4.2 测量周期的基本原理 10 2.1.4.3 误差分析 10 2.1.4.4 倒数计数器 11 2.1.5 等精度测量 13 2　　　方案设计…………………………………………………………………………..8 第三章　数字式频率计的单元电路设计 1 各模块的功能及实现 16 3.1 晶体振荡电路 16 3.2 分频器 16 3.3 波形整形电路 19 3.4 闸门选择器 19 3.5 测频控制器 21 3.6 频率计数器 24 3.7 锁存器 26 3.8 扫描显示控制译码系统 27 第四章　数字式频率计的实现 4.1 顶层原理图 31 4.2 分配引脚和下载实现 32 4.3 测试结果 32 4.4 结论 33 4.5心得体会： 33 　　　　　　　　　　　　　第一章　引言 1.1数字系统设计方法概述 数字系统设计是高层次设计，概念驱动式设计，无须通过门级原理图描述电路，而是针对设计目标进行功能描述，由于摆脱了电路细节的束缚，设计人员可以把精力集中于创造性的概念构思与方案上，一旦这些概念构思以高层次的形式输入电脑后，EDA系统就能以规则驱动的方式自动完成整个设计。可编程逻辑器件和EDA技术使设计方法发生了质的变化,把以前电路设计+硬件搭配+调试焊接转化为功能设计+软件模拟+仿真下载利用EDA开发平台采用可编程逻辑器件CPLD/FPGA使硬件的功能可通过编程来实现这种新的基于芯片的设计方法能够使设计者有更多机会充分发挥创造性思维实现多种复杂数字逻辑系统的功能将原来由电路板设计完成的工作放到芯片的设计中进行减少了连线和体积提高了集成度降低了干扰大大减清了电路设计和PCB设计的工作量和难度增强了设计的灵活性有效地提高了工作效率增加了系统的可靠性和稳定性提高了技术指标包括实体（Entity）、结构体（Architecture）、配置（Configuration）、库（Library）、程序包（Package）。实体（说明）用来定义系统的输入输出端口，包括类属说明、端口声明和数据类型三部分；结构体的作用是定义系统（或模块）的行为、元件及内部的连接关系，即描述其逻辑功能，由说明部分和功能描述两部分构成；配置是从某个实体的多种结构体描述方式中选择特定的一个。表述一个设计实体的多种实现方式；程序包时已定义的常熟、数据类型、元件调用说明合资程序的一个集合，包括程序包说明（包首）和程序包主体（包体）两部分，多个程序包构成库。 VHDL语言四类语言要素是指数据对象（data object）、数据类型（data type）、操作数（operands）和