数字频率计芯片资料.docVIP

二、74LS48 BCD-七段显示译码器是输出高电平有效的译码器 74LS48/SN74LS48 引脚功能图 工作电压:5V 74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。 由7448真值表可获知7448所具有的逻辑功能： （1）7段译码功能（LT=1，RBI=1） 在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI也可以接低电平，见表1中1～16行。 （2）消隐功能（BI=0） 此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT 和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。该功能主要用于多显示器的动态显示。 （3）灯测试功能（LT = 0） 此时BI/RBO端作为输出端， 端输入低电平信号时，表1最后一行，与 及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。该功能用于7段显示器测试，判别是否有损坏的字段。 （4）动态灭零功能（LT=1，RBI=1） 此时BI/RBO端也作为输出端，LT 端输入高电平信号，RBI 端输入低电平信号，若此时DCBA = 0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。DCBA≠0，则对显示无影响。该功能主要用于多个7段显示器同时显示时熄灭高位的零。 表1： 图2 7段显示译码器7448（a）逻辑图（b）方框图（c）符号图 图2给出了7448的逻辑图，方框图和符号图。由符号图可以知道，4号管脚端具有输入和输出双重功能。作为输入（BI）低电平时，G21为0，所有字段输出置0，即实现消隐功能。作为输出（RBO），相当于LT，及CT0的与坟系，即LT=1，RBI=0，DCBA=0000时输出低电平，可实现动态灭零功能。3号（LT）端有效低电平时，V20=1，所有字段置1，实现灯测试功能。 三、74LS273 TTL 带公共时钟复位八D触发器 一种带清除功能的8D触发器， 1D～8D为数据输入端，1Q～8Q为数据输出端，正脉冲触发，低电平清除，常用作数据锁存器,地址锁存器。 D0～D7：出入； Q0~Q7：输出 第一脚WR：主清除端，低电平触发，即当为低电平时，芯片被清除，输出全为0（低电平）； CP（CLK）：触发端，上升沿触发，即当CP从低到高电平时，D0~D7的数据通过芯片，为0时将数据锁存，D0~D7的数据不变。 (1).1脚是复位CLR,低电平有效,当1脚是低电平时,输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部输出0,即全部复位; (2).当1脚为高电平时,11(CLK)脚是锁存控制端,并且是上升沿触发锁存,当11脚有一个上升沿,立即锁存输入脚3、4、7、8、13、14、17、18的电平状态,并且立即呈现在在输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)上. 四、74121 集成单稳态触发器 数电课本P394 五、74LS90集成计数器 74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。其引脚排列图和功能表如下所示： 74LS90的引脚排列图 74功能表 八、74LS74 带预置和清除端的双D触发器 引出端符号： 1CP、2CP 时钟输入端 1D、2D 数据输入端 1Q、2Q、1、2输出端 CLR1CLR2 直接复位端（低电平有效） PR1、PR2 直接置位端（低电平有效） 逻辑图 双列直插封装 功能表 九、74LS04 六反向器 引出端符号： 1A－6A 输入端 1Y－6Y 输出端 双列直插封装 十、74LS10 三3输入与非门 简要说明该芯片为三组3个输入端与非门（正逻辑） 引出端符号： 1A－3A 输入端 1B－3B 输入端 1C－3C 输入端 1Y－4Y 输出端 逻辑图 双列直插封装 功能表 十一、uA741 高增益运算放大器提供输出短路保护和闭锁自由运作。 这些类型还具有广泛的共同模式，差模信号范围和低失调电压调零能力与使用适当的电位。uA741M，uA741I，uA741C芯片引脚和工作说明：1和5为偏置(调零端)，