MegaWizard应用.doc

  1. 1、本文档共9页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
MegaWizard应用

?MegaWizard Plug-In Manager工具提供了丰富的库函数,这些库函数专门针对Altera公司的器件进行优化,电路结构简单,并大大减少了设计者的工作量。通过MegaWizard Plug-In Manager工具的向导,设计者可以利用Quartus II提供的库函数自定义功能宏块,并设置模块参数和可选端口数值。 ??? 1.运行工具向导 ??? 在运行MegaWizard Plug-In Manager工具向导之前,应该先在磁盘建立一个工程目录。 ??? 1.1 选择Tools菜单中的“MegaWizard Plug-In Manager”命令,打开工具向导。在弹出的页面中选择“Create a new custom megafunction variation”选项。 ??? 1.2 单击【next】按钮,在弹出的向导页面中指定工程目录的位置以及文件名,并选择所需的宏功能模块。 ??? 1.3 单击【next】按钮,进入下一个向导页面,按页面提示指定输入数据和输出数据的位宽。 ??? 1.4 单击【next】按钮,在弹出的向导页面中按提示对输入数据和输出数据做进一步设置。 ??? 1.5 单击【next】按钮,进入下一个向导页面,按提示确定是否使用流水线方式工作。 ??? 1.6 单击【next】按钮,进入最后一个向导页面,该页面总结了前面步骤所生成的详细参数设置。单击【finish】完成工具向导。 ??? 2.编译与测试 ??? 和编译自己创建的普通工程一样对其进行编译,同样,完成之后可以测试是否正确。以设计双端口RAM为例说明。 Step1:打开QuartusII,选择File—New Project Wizard,创建新工程,出现图示对话框,点击Next; Step2:创建工程存放目录、工程名和顶层文件名,工程名和顶层文件名保持一致topram2; Step3 Step4:选择是否使用第三方工具,此处不使用; Step5:选择Tools—MegaWizard Plug-In Manager,创建新的MegaCore; Step6:选择memory compiler—RAM:2-PORT,输出文件类型,输出文件名称myram2; Step7:定义读写端口,RAM Step8:定义输入数据宽度(此处为4),RAM深度(此处为16); Step9:选择读写时钟; Step10:定义输出锁存; Step11:选择是否进行初始化; Step12:显示创建的输出文件类型; 默认分类?2009-04-03 21:12:43?阅读53?评论0??字号:大中小?订阅 文件     描述                  ?????????????????? 说明 ?*.bsf?    Q2原理图编辑器中使用的块符号文件???????????????? ?*.cmp?????????? VHDL设计中使用的单元声明文件 *.inc???????????? AHDL设计中使用的包含文件 *.tdf????????????? 在 AHDL设计中实例化的封装文件?????????????????????????????????????????只有语言选择AHDL?时才输出 *.vhd??????????? 在VHDL设计中实例化的封装文件,或白盒网表文件???????????????? 只有语言选择VHDL?时才输出 *.v??????????????? 在Verilog设计中实例化的封装文件,或白盒网表文件??????????????? 只有语言选择Verilog时才输出 *_bb.v????????? 在Verilog设计中使用的只包含端口的黑盒文件????????????????????????用于第3方综合工具 *_inst.vhd?????在VHDL设计中实例化的摸板?? *_inst.tdf????????在 AHDL设计中实例化的摸板????????? *_inst.v???????????在Verilog设计中实例化的摸板?????? ? 有一些基本宏功能模块有一个可选的白盒(clearbox)模式(在Megawizard的page2).一般来说我们生成的宏功能模块都是以黑盒(blackbox)方式产生的,这样放到第三方综合工具综合时候,只需要把生成的封装文件声明为黑盒即可,第三方综合工具综合的时候也不会对模块内部的网表做优化,以白盒生成的宏模块,它生成的文件就不仅仅是一个封装文件,而是内部包含了许多详细的实现信息和特定的器件信息,这样的模块放到第三方综合工具综合,使综合工具对模块内部进行优化. ?

文档评论(0)

80019pp + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档