数字电路(第二)贾立新数字逻辑基础习题解答题库.docVIP

自我检测题 1．（26.125）10 （11010.001）2 （1A.2）16 2．（100.9375）10 （1100100.1111）2 3．（1011111．01101）2 （ 137.32 ）8 （95.40625）10 4．（133.126）8 （5B.2B）16 5．（1011）2×（101）2 （110111）2 6．（486）10 （01XXXXXXXXXX）8421BCD （01XXXXXXXXXX）余3BCD 7．（5.14）10 （01018421BCD 8．8421BCD （93）10 9．基本逻辑运算有 与 、或、非3种。 10．两输入与非门输入为01时，输出为 1 。 11．两输入或非门输入为01时，输出为 0 。 12．逻辑变量和逻辑函数只有 0 和 1 两种取值，而且它们只是表示两种不同的逻辑状态。 13．当变量ABC为100时，AB+BC 0 ，（A+B）（A+C） __1__。 14．描述逻辑函数各个变量取值组合和函数值对应关系的表格叫 真值表 。 15． 用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式叫 逻辑表达式 。 16．根据 代入 规则可从可得到。 17．写出函数Z ABC +（A+BC）（A+C）的反函数 。 18．逻辑函数表达式F （A+B）（A+B+C）（AB+CD）+E，则其对偶式F＇ __（AB+ABC+（A+B）（C+D））E。 19．已知，其对偶式F＇ 。 20．的最简与-或式为Y 。 21．函数的最小项表达式为Y ∑m（1,3,9,11,12,13,14,15）。 22．约束项是 不会出现 的变量取值所对应的最小项，其值总是等于0。 23．逻辑函数F（AB,C） ∏M（13,4,6,7），则VHDL的基本描述语句包括 和 。 VHDL的并行语句在结构体中的执行是 的，其执行方式与语句书写的顺序无关。 在VHDL的各种并行语句之间，可以用 来交换信息。VHDL的PROCESS（进程）语句是由 组成的，但其本身却是VHDL顺序语句只能出现在 ，是按程序书写的顺序自上而下、一条一条地执行。VHDL的数据对象包括 、 和 ，它们是用来存放各种类型数据的容器。14752 B．62936 C．53452 D．37481 31．已知二进制其对应的十进制数为 。 A．202 B．192 C．106 D．92 32．十进制数62对应的十六进制数是 。 A．（3E）16 B．（36）16 C．（38）16 D．（3D）16 33．和二进制数（1100110111.001）2等值的十六进制数是 。 （337.2）16 （637.1）16 （1467.1）16 （C37.4）16 下列四个数中与十进制数（163）10不相等的是 。 （A316 B．2 （000101100011）8421BCD（100100011）8 下列数中最大数是 。 （100101110）2 （12F）16 （301）10 （）8和八进制数（1668等值的十六进制数和十进制数分别为 76H，118 B．76H，142 C．E6H，230 D．74H，116已知A （1044）10 ，下列结果正确的是 。 ． A （10101）2 ．A （0A8）16 ． A （124）8 ．A （2021）5 表示任意两位无符号十进制数需要二进制数。 A．6 B．7 C．8 D．9 用0、1两个符号对100个信息进行编码，则至少需要8位 7位 9位 6位 B．8421BCD码 C．余3码 D．格雷码 41．下列几种说法中与BCD码的性质不符的是 。 A．一组4位二进制数组成的码只能表示一位十进制数 B．BCD码是一种人为选定的0~9十个数字的代码 C．BCD码是一组4位二进制数，能表示十六以内的任何一个十进制数 D．BCD码有多种 42．余3码101011对应的2421码为 。 A． BCD43．一个四输入端与非门，使其输出为0的输入变量取值组合有 种。 A．15 B．8 C．7 D．1 44．一个四输入端或非门，使其输出为1的输入变量取值组合有 种。 A．15 B．8 C．7 D．1 45．A101101 。 A．．．．下列四种类型的逻辑门中，可以用实现三种基本运算。 A门 B门C．非门 D门 若将一个门（设输入端为A、B）当作反相器使用，则A、B端应 连接。 A或B中有一个接高电平； A或B中有一个接低电平； A和B并联使用； 不能实现。下列逻辑代