实习报告... 8746字 投稿：韦漱漲.docVIP

实习报告... 8746字 投稿：韦漱漲 科目：专业: 班级: 2010姓名: 学号: 101401010054 师范大学学生 习报告 EDA 实 习 电气工程及其自动化 电气自动化班 吴 世 方 实 EDA 实习报告 一、 实习目的 1.1 实训学习了两周，熟练掌握EDA（电子设计自动化）工具设计模拟电路、数字电路的方法，了解系统设计的全过程； 1.2 掌握MAXPLUSII软件的基本操作及绘制原理图，和进行电路仿真的一般方法。 二、 实习内容 2.1 什么是vhdl？ VHDL的英文全名是Very-High-Speed Integrated Circuit Hardware Description Language，诞生于1982年。VHDL主要用于描述数字系统的结构、行为、功能和接口。特别适合于设计的电路有：复杂组合逻辑电路如译码器、编码器、加减法器、多路选择器、地址译码器等、状态机等等。 2.2 V h ld语言的特点 2.2.1 vhld 语言对字母大小写不敏感；例外：、“”所括的字符、字符串; 2.2.2每条VHDL语句由一个分号（；）结束； 2.2.3 V HDL语言对空格不敏感，增加可读性； 2.2.4在“--”之后的是VHDL的注释语句； 2.2.5 VHDL有以下描述风格：行为描述、数据流描述（寄存器传输RTL描述）、结构化描述 2.3 V H ld语言的基本结构 2.3.1 实体（ENEITY） a.实体语句结构 实体说明单元的常用语句结构如下： ENTITY 实体名 IS [GENERIC(类属表)；] [PORT(端口表)；] END [ENTITY] [实体名]； b.类属(GENERIC)说明语句 类属(GENERIC)参量是一种端口界面常数，常以一种说明的形式放在实体或块结构体前的说明部分。 内部电路结构和规模。 类属说明的一般书写格式如下： GENERIC([常数名：数据类型[：=设定值] {；常数名：数据类型[:=设定值 ]})； 类属常用于定义： 实体端口的大小 设计实体的物理特性 总线宽度 元件例化的数量等。 c.PORT端口说明 由PORT引导的端口说明语句是对于一个设计实体界面的说明。 实体端口说明的一般书写格式如下： PORT(端口名：端口模式 数据类型； {端口名：端口模式 数据类型})； IN OUT BUFFER INOUT 数据类型： 指端口上流动的数据的表达格式。为预先定义好的数据类型。 如：bit、bit_vector、integer、std_logic、std_logic_vector等。 3.2.2结构体(ARCHITECTURE) 结构体的一般语句格式 结构体的语句 [功能描述语句;] END [ARCHITECTURE] [结构体名]； 格式如下： ARCHITECTURE 结构体名 OF 实体名 IS [说明语句;] BEGIN 3.2库、程序包 在利用VHDL进行工程设计中，为了提高设计效率以及使设计遵循某些统一的语言标准或数据格式，有必要将一些有用的信息汇集在一个或几个库中以供调用。 库(LIBRARY)的语句格式如下： LIBRARY 库名； VHDL程序设计中常用的库有四种。 a. IEEE库 IEEE库是VHDL设计中最为常见的库，它包含有IEEE标准的程序包和其他一些支持工业标准的程序包。 b.STD库 VHDL语言标准定义了两个标准程序包，即STANDARD和TEXTIO程序包，它们都被收入在STD库中。 c. WORK库 WORK库是用户的VHDL设计的现行工作库，用于存放用户设计和定义的一些设计单元和程序包。因此自动满足VHDL语言标准，在实际调用中，不必以显式预先说明。 d. VITAL库 VITAL库是各FPGA/CPLD生产厂商提供的面向ASIC的逻辑门库。使用VITAL库，可以提高VHDL门级时序模拟的精度，因而只在VHDL仿真器中使用。 USE 库名.程序包名.ALL；配置(CONFIGURATION) 配置语句的一般格式如下： CONFIGURATION 配置名 O