MPC8349 第章 仲裁器和总线监控器.docVIP

仲裁器和总线监控器 本章介绍MPC8349E设备中的仲裁器的原理。此外，还介绍仲裁器的配置、控制和状态寄存器。 概述 仲裁器负责提供系统总线（coherent system bus）的仲裁。它跟踪所有的地址和数据的总线占用，并为主设备和从设备提供仲裁信号。此外，它还监控总线，报告错误和协议违反情况。 仲裁器具有下特点： 支持可编程流水深度（从1到4） 支持4优先级的总线仲裁 支持重发请求模式：源自同一主设备的可编程连续事务的数量（最多8个事务） 支持数据流操作 支持可编程地址总线（parking）模式：禁用、在最后一个总线所有者、在软件选择的主设备。 仅要求地址、保留的和非法的事务类型，提出有关报告，且可以提出可屏蔽中断 提供地址占用超时定时器和数据占用超时检测定时器，任何一个定时器超时都可以发出可屏蔽中断 报告传输错误，可以发出可屏蔽中断 可以为每种错误事件发出常规或机器检查中断（可编程） 系统总线概述 系统总线是MPC8349E的总线。设备内从主设备到从设备的所有数据事务都经过该系统总线。MPC8349E系统总线支持流水事务。它拥有独立的地址和数据占用（tenure）。流水深度决定在第一个数据占用完成之前可以开始的地址占用的数量。 基本突发长度等于核的高速缓存线（cache line）的长度，为32。使用重复请求模式，一个主设备可以执行最多8个连续的突发。连续事务的最大数量可以用可编程仲裁器配置寄存器限制。详情请参见6.2.1节“仲裁器控制寄存器（ACR）”。 仲裁器内存映射/寄存器定义 表6-1展示了仲裁器的配置、控制和状态寄存器的内存映射。 表6-1 仲裁器寄存器映射 内存偏移 （16进制） 寄存器 访问 复位 节/页 （需要调整） 0x00 仲裁器配置寄存器（ACR） R/W 0x0000_0000/ 0x0010_00001 6.2.1/6-2 0x04 仲裁器定时器寄存器（ATR） R/W 0x00FF_00FF 6.2.2/6-4 0x0C 仲裁器事件寄存器（AER） R/W 0x0000_0000 6.2.3/6-4 0x10 仲裁器中断定义寄存器（AIDR） R/W 0x0000_0000 6.2.4/6-4 0x14 仲裁器屏蔽寄存器（AMR） R/W 0x0000_0000 6.2.5/6-4 0x18 仲裁器事件属性寄存器（AEATR） R 0x0000_00002 6.2.6/6-4 0x1C 仲裁器事件地址寄存器（AEADR） R 0x0000_00002 6.2.7/6-4 0x20 仲裁器事件响应寄存器（AERR） R/W 0x0000_0000 6.2.8/6-4 1 复位值由复位字的核PLL配置确定。需求参见第四章“复位、时钟定时和初始化”。 2 寄存器AEATR和AEADR仅受/PORESET）的影响。 仲裁器配置寄存器（ACR Arbiter Configuration Register） 仲裁器配置寄存器（ACR）定义仲裁器模式和总线上的（parked）主设备。图6-1表示了ACR的字段。 1 注意，COREDIS和位10－11的复位值根据复位配置字确定（关于复位配置字的更详细信息参见第四章“复位、时钟同步和初始化”） 图 6-1 仲裁器配置寄存器（ACR） 表6-2描述了ACR的各个字段。 表6-2 ACR字段说明 位 名字 说明 0－6 － 写保留，读＝0 7 COREDIS 核禁止。指定是否禁用CPU。当禁用CPU时，就不能由仲裁器保证总线。复位后，该位从COREDIS的复位配置位得到它的值，并可以用软件配置该位。此外，如果源为定序器，如果需要启用CPU，则在时必须将COREDIS置为1，且定序器的最后一个事务必须将COREDIS置为0。 0 CPU启用。 1 CPU禁用。 8－9 － 写保留，读＝0 10－11 － 保留。写应保留复位值。复位值是核PLL配置的功能，它是复位配置字的一部分。当把核置为按1:1或3:2总线时钟操作时，这些位置为‘01’，否则置为‘00’。 12 － 写保留，读＝0 13－15 PIPE_DEP 流水深度（未完成的事务的数量）。 000 流水深度 1 （1个未完成的事务） 001 流水深度 2 （2个未完成的事务） 010 流水深度 3 （3个未完成的事务） 011 流水深度 4（4个未完成的事务） 1xx 保留 16 － 写保留，读＝0 17－19 PCI_RPTCNT PCI重复计数。 指定使用/REPEAT请求模式时，PCI主设备可以执行的连续事务的最大数量。 000 一个连续事务 （禁用/REPEAT请求模式） 001 两个连续事务 010 三个连续事务 011 四个连续事务