数字电子技术基础ch03-4导论.ppt

于是可得1位全加器的逻辑表达式为 你能用74151/74138设计全加器吗? 用这两种器件组成逻辑函数产生电路,有什么不同? 1. 1位加法器 加法器的应用 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 全加器真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 C S C B A ABC有奇数个1时S为1； ABC有偶数个1和全为0时S为0。 ——用全加器组成3位二进制代码 奇偶校验器 用全加器组成8位二进制代码 奇偶校验器，电路应如何连接？ 3.4.5 加法器 （1）串行进位加法器 如何用1位全加器实现两个4位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =? 低位的进位信号送给邻近高位作为输入信号，采用串行进位加法器运算速度不高。 2.多位数加法器 0 3.4.5 加法器 定义两个中间变量Gi和Pi ： Gi= AiBi （2）超前进位加法器 提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待相邻低位的进位信号。 定义第i 位的进位信号（Ci ）： Ci= Gi＋Pi Ci-1 4位全加器进位信号的产生： C0= G0+P0 C-1 C1= G1+P1 C0 C1 = G1+P1 G0+ P1P0 C-1 C2= G2+P2 C1 C2 = G2+P2 G1+ P2 P1 G0+ P2 P1 P0C-1 C3= G3+P3 C2 = G3+P3 （G2+ P2 C1 )=G3+P3 G2+P3P2 C1 =G3+P3 G2+P3P2 (G1+ P1C0 ) C3 =G3+P3 G2+P3P2 G1+ P3P2 P1 (G0+ P0C-1) [Gi= AiBi 由于Ci= Gi＋Pi Ci-1 进位信号只由被加数、加数和C-1决定，而与其他低位的进位无关。提高了速度，但位数增加时，进位电路复杂度增加。 超前进位产生电路 集成4位超前进位加法器74HC283 74HC283逻辑框图 超前进位加法器74LS283的应用 例3.4.5 用两片74LS283构成一个8位二进制数加法器。 在片内是超前进位，而片与片之间是串行进位。 8421码输入 余3码输出 1 1 0 0 例3.4.6 用74283构成将8421BCD码转换为余3码的码制转换电路 。 8421码 余3码 0000 0001 0010 0011 0100 0101 ? ? +0011 +0011 +0011 CO end * * 等效电路由三个基本元件构成 * 放大电路存在电抗元件，如电容、电感。因此输入信号的频率不同，电路的输出响应也不同。 常用的集成七段显示译码器 —CMOS七段显示译码器74HC4511 显示译码器与显示器的连接方式 LT 1 1 0 1 1 1 1 1 0 0 1 1 1 0 9 1 1 1 1 1 1 1 0 0 0 1 1 1 0 8 0 0 0 0 1 1 1 1 1 1 0 1 1 0 7 1 1 1 1 1 0 0 0 1 1 0 1 1 0 6 1 1 0 1 1 0 1 1 0 1 0 1 1 0 5 1 1 0 0 1 1 0 0 0 1 0 1 1 0 4 1 0 0 1 1 1 1 1 1 0 0 1 1 0 3 1 0 1 1 0 1 1 0 1 0 0 1 1 0 2 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 1 1 1 1 1 1 0 0 0 0 1 1 0 0 g f e d c b a 字形 输 出 输 入 十进制或功能 D3 D2 D1 D0 BL LE CMOS七段显示译码器74HC4511功能表 * * × × × × 1 1 1 锁 存 熄灭 0 0 0 0 0 0 0 × × × × 1 0 × 灭 灯 1 1 1 1 1 1 1 × × × × 0 × × 灯测试 熄灭 0 0 0 0 0 0 0 1 1 1 1 1 1 0 15 熄灭 0 0 0 0 0 0 0 0 1 1 1 1 1 0 14 熄灭 0 0 0 0 0 0 0 1 0 1 1 1 1 0 13 熄灭 0 0 0 0 0 0 0 0 0 1 1 1 1 0 12 熄灭 0 0 0 0 0 0 0 1 1 0 1 1 1 0 11 熄灭 0 0 0 0 0 0 0 0 1 0 1 1 1 0 10 LT g f e d c b a 字形 输 出 输 入 BL