实验05-寄存器及应用(订正)试题.docVIP

实验五 寄存器及其应用 一、实验目的 1．进一步熟悉双稳态触发器的运用。 2．掌握寄存器逻辑功能及使用方法。 3．通过对74LS194（4位双向移位寄存器）的逻辑功能测试掌握其功能及使用方法。 4．利用74LS194双向移位寄存器分别实现环形、扭环形计数器。 5．学会应用中规模集成4位双向移位寄存器。 二、实验任务（建议学时：4学时） （一）基本实验任务非电类本科生项1．验证D触发器构成的4位二进制码寄存器的逻辑功能，掌握电路构成及原理； 2．验证D触发器构成的4位移寄存器的逻辑功能，掌握电路构成及原理； 3．验证D触发器构成的4位左移寄存器的逻辑功能，掌握电路构成及原理； 4．74LS194双向移位寄存器的逻辑功能测试； 5．用74LS194分别实现环形计数器和扭环形计数器，掌握其逻辑功能及用法。 （二）扩展实验任务（电类本科生2、3项选一个，非电类本科生） 1． 2．用两片74LS194设计一个8路流水灯控制电路。 3．两片。 三、实验原理常用的集成移位寄存器74LS164、74165、74166八位单向移位寄存器74LS194为四位双向74LS195为四位单向74LS198为八位双向。 1．．（一）基本实验任务 1. 验证D触发器构成的4位二进制码寄存器的逻辑功能，掌握电路构成及原理 由4个D触发器构成的4位寄存器电路如图5-1所示。D0～D3为并行数输入端，CP为 时钟脉冲输入端，Q0～Q3为并行输出端。 RD＇ 0时，4个触发器同时被置0。RD＇ 1时，寄存器工作。当时钟上升沿到来时，D0～D3被并行送入4个触发器中，此时Q3 Q2 Q1 Q0 D3 D2 D1 D0。 RD＇ 1、CP 0时，寄存器中寄存的4位数保持不变，即Q3 Q2 Q1 Q0的状态保持不变。 2. 验证D触发器构成的4位移寄存器的逻辑功能，掌握电路构成及原理 如图5-2所示，4位右移寄存器由4个D触发器构成，S端位右移数据输入端，Q3为右移输出端，CP端为移位脉冲输入端。 设开始时Q0~Q3 n 均为0，串行数据输入码为1，由低位向高位顺序输入。当输入第一个1时（使S 1），D0 1，D1 Q0 0、D2 Q1 0、D3 Q2 0，在移位脉 冲CP上升沿的作用下，Q0 D0 1，Q1 D1 Q0 n 0，Q2 D2 Q1 n 0、Q3 D3 Q2 n 0，这时寄存器状态为Q3Q2Q1Q0 0001。其效果就是第一个数码1存入FF0，数码向右移了一位，同理FF1、FF2、FF3中的数也依次向右移了一位。 当SR端输入第二个数码0时，在第二个移位脉冲CP的上升沿作用下，第二个数码0存入FF0中，FF0中原来的数码1右移入FF1，Q1 1；同理，Q2 Q3 0。如此，在4个移位脉冲的作用下，4位串行数据1101便全部存入寄存器中。右移情况如表5-1所示。 3. 验证D触发器构成的4位左移寄存器的逻辑功能，掌握电路构成及原理 如图5-3所示，由4个D触发器构成的左移位寄存器，SL是左移数据输入端，Q0为左移输出端。其工作原理与右移位寄存器相同，数据的移位过程同学们可以参考右移位寄存器自行分析。左移情况如表5-2所示。 4．74LS194双向移位寄存器的逻辑功能测试 D0～D3并行数输入端Q0～Q3并行输出端CP：时钟脉冲输入端5．用74LS194分别实现环形计数器和扭环形计数器，掌握其逻辑功能及用法。 74LS194构成的扭环形计数器如图5-6所示，这种电路结构具有自启动功能，该电路相当于一个8分频计数器。 （二）扩展任务1． 74LS194的Q0~Q4、S0、S1、SL、SR各端时序波形图如图5-7所示。图中用LR表示左移串行数据输入端（SL）和右移串行数据输入端（SR）的脉冲信号。 74LS194的Q0~Q4四个输出端可用于驱动4只LED灯。 2．用两片74LS194设计一个8路流水灯控制电路。 以74LS194为核心用最少的器件设计一个8路彩灯控制器，2分配器可用D触发器实现。8路彩灯控制器相关控制端时序图见图5-9所示，时序图中SL SR。 设计要求：彩灯组成两种花型，每种花型轮流交替。 花型Ⅰ——由中间到两边对称地依次亮，全亮后仍由中间向两边依次灭。 花型Ⅱ——8路灯分两半，从左到右顺序亮，全亮后再从左到右顺序灭。 根据选定的花型可列出移位寄存器的输出状态编码，如表5-5所示 （1）根据上述控制原理和要求设计出具体电路。 （2）分别测试单一花型运行时移位寄存器的工作状态。 （3）电路统调。 3．。 四、实验预习 1．2．。 3．。 4．。五、实验器材1．数字电路实验箱2．数字万用表3．集成电路芯片1）74LS194 2只；2）74LS00 1只；3）74LS 1只六、实验内容与步骤（一）基本实验任务