数字电子技术试题试题.doc

1.下列说法正确的是 。 A 双极型数字集成门电路是以场效应管为基本器件构成的集成电路 B TTL逻辑门电路是以晶体管为基本器件构成的集成电路 C CMOS集成门电路集成度高，但功耗较高 D TTL逻辑门电路和CMOS集成门电路不能混合使用 由开关组成的逻辑电路如图所示，设开关AB接通为“1”，断开为“0”，电灯亮为“1”，电灯暗为“0”，则该电路为（ ）A “与”门 B “或”门 C “非”门 D “与非”门 设图触发器的初始状态为0，已知时钟脉冲CP波形如图所示，则Q端的波形为（　　）A ① B ② C ③ D ④ 4. 下列说法不正确的是 A 计数器是对时钟脉冲信号CP进行累积计数 B 计数器包括定时器、分频器、序列信号发生器和寄存器等常用电路 C 定时器是计满了一定数目的CP脉冲个数以后，电路输出一个信号，这个输出信号的周期等 于定时时间 D 分频器是将频率高的信号作为时钟脉冲CP信号，计满N个CP脉冲信号后，产生一个输出信号Z 将一个最大幅值为5V的模拟信号转换为数字信号，要使模拟信号每变化10mV，数字信号的最低位发生变化，应选用 的AD转换器。 A 6 B 7 C 8 D 9 6. 优先权编码器74148有8条输入线0～7，3条输出线A0～A2。请问当输入线为0，其余输入线为1时，则输出A2、A1、 A0的状态分别为 。 A 0、1、0 0、0、1 1、1、0 D 1、0、 五个D触发器构成环形计数器，其计数长度为（ ）。 A.5 B.10 C.25 D.32 8.下列说法不正确的是 。 A 逻辑电路可以分为组合逻辑电路和时序逻辑电路两类 B 组合逻辑电路中任意时刻产生的稳定输出信号，不仅取决于该时刻电路的输入信号，还取决 于电路原来的状态 C 时序逻辑电路通常由组合电路和存储电路组成 D 存储电路是由触发器组成的 若ROM有13根地址输入线，8根数据输出线，则该ROM的容量为 A 64000位 B 13K×8位 C 8K×8位 D 8K位 S B 80μS C 100μS D 800ms 1.常用的BCD码有 C、D 。 A.奇偶校验码 B.格雷码 C.8421码 D.余三码 2.以下电路中可以实现“线与”功能的有 C、D 。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 3.对于JK触发器，若J K，则可完成 C 触发器的逻辑功能。 A.RS B.D C.T D.Tˊ A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 4.以下各电路中， B 可以产生脉冲定时。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器 5.一位8421BCD码计数器至少需要 B 个触发器。 A.3 B.4 C.5 D.10 题号 1 2 3 4 5 6 7 8 9 10 答案 T F T T F T F T T F 1.模拟信号是时间或数值上的连续函数，如热电偶的电压输出。 2.异或运算关系，当两输入相等时，其输出为0。 3.同一个逻辑函数的各种表示方法间可以相互转换。 4.三态门的输出端可能出现三种状态：高电平、低电平和高阻。 5.普通编码器和优先编码器在某一时刻都只能输入一个编码信号。 6.数据选择器除用作多路开关外，还可以产生逻辑函数。 7.RS触发器的特性方程有约束条件，其它的触发器也同样要有。 8.时序电路包含组合电路和存储电路两部分，存储电路是必不可少的。 9.计数器不仅能对时钟脉冲计数，还可用于分频、定时和数字运算等。 10.矩形脉冲的宽度是脉冲电压的最大变化幅度。 四、化简题（每小题5分，共10分） 1.用代数法化简逻辑函数 解： 2.用卡诺图化简逻辑函数 则Y （AC+AB 五、分析下图所示组合逻辑电路的逻辑功能。 10分 解： 1 写出输出逻辑函数式： 2 列逻辑函数真值表 输入 输出 A B C Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 3 分析逻辑功能 A、B、C 三个输入变量中，有奇数个 1时，输出为 1，否则输出为 0。因此，图示电路为三位判奇电路，又称奇校验电路。 六、写出下图所示电路输出、的逻辑函数式。 8分 解：因为3线-8线译码器74LS138的输出可以表示为：，，，，，，， 所以输出、的逻辑函数式为 七、由与非门组成的基本RS触发器，输入端S、R的电压波形如下图所示，试画出Q和Qn对应R和S的波形。 6分 解： 八、试利用两个集成十进制同步加法计数器74160构成一