kk16位硬件乘法器.docVIP

十六位硬件乘法器 摘要 1、设计要求：位宽十六，输入2个两位十进制相乘，能在数码管上显示积的信息！ 2、原理说明：十六位硬件乘法器可以分解为由2个8位2进制相乘得到，但要求输入十进制，故可用8421BCD码将2位十进制译成8位2进制即可，本次课设使用的是移位相加法来实现乘法！ 3、开发板使用说明：sw1到sw8开关是数据输入按键，即一次可同时输入八位数据，对于运算y a*b,由于加入了辅助程序，总共要输入2次，每次输入的数据分别代表a转换为2进制的八位数，b转换成2进制的八位数，。每按一次按键s3，即输入当前所设定的八位数据一次，,在数据输入完成后，按s2，进行运算，并由数码管输出用十进制表示的结果。 正文 系统设计方案提出 由于是2位的十进制，输入的数据不是很大，转换为二进制也是8位，故想到使用移位相加的方法来实现乘法的功能，同时移位相加是最节省资源的一种方法，其思路是乘法通过逐项移位相加来实现，根据乘数的每一位是否为1，若为1将被乘数移位相加，比较简单，适合本次课程设计。 2，电路划分， 电路主要由3部分组成，第一部分是将输入的十进制译成2进制，第二部分是乘法器部分，第三部分是将得到的16位二进制结果译为十进制！ 第一部分 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY chengshu IS PORT a: IN STD_LOGIC_VECTOR 3 DOWNTO 0 ; cq : OUT STD_LOGIC_VECTOR 7 DOWNTO 0 ; END chengshu; ARCHITECTURE behav OF chengshu IS BEGIN process a begin case a is when 0000 cq when 0001 cq when 0010 cq when 0011 cq when 0100 cq when 0101 cq when 0110 cq when 0111 cq when 1000 cq when 1001 cq when others null; end case ; end process; end ARCHITECTURE behav; library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity add8 is port a:in std_logic_vector 7 downto 0 ; b:in std_logic_vector 3 downto 0 ; qout:out std_logic_vector 7 downto 0 ; end add8; architecture ab of add8 is signal tmp1,tmp2,tmp:std_logic_vector 8 downto 0 ; begin tmp1 0a; tmp2 00000b; tmp tmp1+tmp2; qout tmp 7 downto 0 ; end ab; 第二部分：library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity cheng is port start : in std_logic; a : in std_logic_vector 7 downto 0 ; b : in std_logic_vector 7 downto 0 ; y : out std_logic_vector 15 downto 0 ; end cheng; architecture behav of cheng is signal ql : std_logic_vector 7 downto 0 ; signal qz : std_logic_vector 7 downto 0 ; signal qy : std_logic_vector 15 downto 0 ; begin process a,ql,qz,qy,b,start variable q0 : std_logic_vector 15 downto 0 ; varia