低频数字式相位测量仪11111111.docVIP

低频数字式相位测量仪（C题） 摘要：设计包括两部分：相位测试仪、数字式相移信号发生器（其中包含移相网络）。此系统的显著特点是使用了两块FPGA。一块用来做数字移相信号发生器的控制核心部分，并且移相网络也是通过此块FPGA来实现数字移相。另一块用来做相位测量仪的控制核心部分。两块FPGA几乎完成了设计中所有的测量，计算，显示控制部分。大大简化了外围的硬件电路。 方案设计与论证 1.1数字移相信号生成方案 方案一：程控数字锁相环频率合成。这种方案已经很成熟，也已经有各种成品集成电路可以使用。具体方案如下：首先通过频率合成技术产生所需要的频率的方波，通过积分电路就可以得到同频率的三角波，再经过滤波器就可以得到正弦波。其优点是工作频率可以可望做的很高，也可以达到很高的频率分辨率；但另一个方面要使用的滤波器的要求的带通可变，实现很困难。 方案二：直接数字频率合成（DDFS）。DDFS技术是60年代末出现的第三代频率合成技术，以Nyquist时域采样定理为基础，在时域中进行频率合成，它可以快速的频率，频率、相位、幅度都可以实现程控，且用FPGA来代替单片机控制，就可以达到较高频率的要求。 综合考虑各种因素，选择用FPGA控制的DDFS技术。 1.2移相方案 方案一：采用题目给出原理图，但因是模拟移相，虽然在一定的频率范围内可调，但在更改频率的时候，图中的电阻、电容的参数也要随着更改，因此要在各个频率内，高精度的移相难度太大。 方案二：直接利用上有的波形发生器的FPGA，利用DDFS技术。即在一个正弦周期内采用360个采样点。即360度/360 1度/个。即通过更改采样点就可以方面的控制相位。并且相位差的精度不会因频率改变而变化，其精度可达到与FGPA的晶振同一个数量级。 通过的对器件的利用率和精度的方面因素考虑，选用FPGA数字移相网络。 1.3测相方案 方案一：利用数字鉴相技术实现：CD4046鉴相电路输出经AD0809采样后的数据送到FPGA，经过处理后输出到LED显示相位。 方案二：利用高精度的比较器：把移相信号与基准信号分别同时送到两个过零比较器，使起双极性的正弦波变成单极性的方波。两个正弦波存在相位差，那么两个方波必定存在相同的相位差值。用这个相位差值去控制FPGA 记50.0000MHz的脉冲数。正弦波的相位差即为（方波相位差脉冲数/方波周期脉冲数）*360.0度。 综合两方案对硬件的要求：方案一要一片CD4046和一片AD0809，而方案二只需要一片LM393就可以。且在低频率方面，方案一的相位差也只能256量阶，而通过FPGA记脉冲数将远远高此量阶。所以选用利用精密比较器LM393和FPGA来测相。 1.4测频方案 为了节少硬件开支和硬件的复杂，直接利用测相硬件部分来完成。 2.低频率数字式相位测试仪的设计与制作 该部分是主要是通过FPGA和LM393来实现的。 2.1通道输入信号调整电路 考虑到用FPGA记脉冲数来测频，所以要把双极性的正弦波信号A、B通过过零比较器，变成单极性的方波信号A’、B’。电路图如图2-1所示。 为了满足20Hz~20KHz的要求，所以选用了响应时间小于 50000ns的LM393。LM393是内接两个低失调电压比较器，具有良好的匹配性与隔离性，且响应时间为300ns，远远小于50000ns。为了提高输入阻抗，故前面增加一级电压跟随器。TL082是JFET输入高速双运放大器。只用一片TL082和一片LM393就可以完成对通道输入信号的调整。 2.2 测频原理 当被测信号大于1KHz时，测频原理可以用图2-2所示的波形图来说明：用FPGA经过100M分频得到周期为两秒方波，在高电平期间计下被测信号A的脉冲数，就是该方波信号A的频率； 当被测频率小于1KHz时，为了保持其测频的精度，采用测周的方法。即记录方波信号A一个周期内clk的脉冲数n。 A信号的周期 20*n纳秒 然后通过FPGA把周期转换成频率。 以上两种方法所的频率都要再经FPGA处理，译成八段码，最终送到4位数码管显示。 （原理图见附录） 2.3测相原理 如图2-3所示。方波信号A与方波信号B存在着相位差，即两者高电平的起点在时间轴上存在着距离。换句话说，也就是有时间间隔，记录下这段时间间隔内的clk脉冲数n，同时也记录周期脉冲数m。 相位差 （n/m）*360.0度。 （原理图见附录图） 3.数字式移相信号发生器的设计与制作 数字式移相信号发生器的制作采用DDFS技术。硬件主要有一块FPGA、两块AD7524、两块AD7520、四块BCD置入器组成。 3.1 DDFS原理 输出波形的一个完整的周期、幅度值都被顺序地完整地放在RAM中。当RAM的地址变化时，DAC将此波形数据转化成电压波形，此电压波形的频率与RAM的地