原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
sjda1
《EDA技术》模拟试卷一 参考答案：
一、填空题（17空，每空2分，共34分）
?1、 ASIC直译为___专用集成电路__________________________________
2、 EDA即_____电子设计自动化______________________________________。
3、CPLD和FPGA统称为_____高密度可编程逻辑器件______________
4、MAX7000系列是Altera公司目前销量最大的产品,属于高性能/高密度的_CPLD___
5、FLEX10K系列是Altera公司推出的主流产品,属于高密度,高速度的_FPGA____
6、可编程逻辑器件的设计过程可以分为四个步骤_设计输入__,_设计实现____,
_设计校验__,_下载编程_________
7、目前应用最广泛的HDL 硬件描述语言 有___VHDL__,__Verilog-HDL_______
8、MAX+plus提供了＿CPLD/FPGA＿＿的设计,仿真和烧写的环境,是目前使用极为广泛的EDA开发工具之一.
9、构成一个完整的VHDL语言程序的五个基本结构是＿实体＿＿，＿结构体＿＿，
＿库＿＿＿＿，＿程序包＿＿，＿＿配置＿。
二、选择题 21空，每空2分，共42分
1、 LIBRARY ___A____;
USE IEEE.STD_LOGIC_1164.ALL;
A. IEEE B. STD C.WORK
2、ENTITY counter IS PORT Clk : IN STD_LOGIC; Q : BUFFER? STD_LOGIC_VECTOR 2 DOWNTO 0 ;
END? ___B___________;
A. counter23 B. counter C. work
3、ENTITY counter IS PORT Clk : IN STD_LOGIC;
Q : BUFFER? STD_LOGIC_VECTOR 2 DOWNTO 0 ;
…………….
ARCHITECTURE a OF? __B______?? IS
A. counter23 B. counter C. work
4、ARCHITECTURE ?a? OF mux4? IS
BEGIN
………………… END ___A___；
A..? a B.? b C.? c
5、LIBRARY IEEE;
USE IEEE.______A_____.ALL;
A. STD_LOGIC_1164 B. IEEE_LOGIC_1164 C. WORK_LOGIC_1164
6、下列是一个四选一的数据选择器的实体，S，A，B，C，D是输入端，Y是输出端
ENTITY multi_4v IS PORT S :__A____?? STD_LOGIC_VECTOR 1 DOWNTO 0 ; A,B,C,D? :___A___?? STD_LOGIC; Y? :__B_____? STD_LOGIC ;
END multi_4v;
A. ?IN B . OUT C.? BUFFER
7、下面是一个计数器的实体，clk是输入端，q是输出端
ENTITY countclr IS
?PORT clk? :__A_____ STD_LOGIC; q??? :____C_____ STD_LOGIC_VECTOR 7 DOWNTO 0 ;
END countclr;
ARCHITECTURE one OF countclr IS
BEGIN
………………
?A.? IN B.? OUT C. BUFFER
8、ARCHITECTURE ?one? OF multi_4v IS
_B_______
?……..
END? one;
A.? IN B.? BEGIN C. END
9、PROCESS clk VARIABLE qtmp: STD_LOGIC_VECTOR 7 DOWNTO 0 ; ___C______ IF clkevent AND clk 1 THEN
……………….
END PROCESS;
A.? IN B.? END C. BEGIN
10、CASE D IS WHEN 0__A____ S___C____0000001; --0
A. B. C. 11、IF clr 0 THEN qtmp: ELSE? qtmp: qtmp+1; ____B____;
A.? END PROCESS B.? END IF C. BEGIN
12、IF j 0 AND k 0 THEN NULL; __C_____? j 0 AND k 1 THEN qtmp 0; A.? ELSEIF B.? ELSE ?IF C
文档评论（0）