第9章 并行输入.docVIP

第8章 并行输入/输出接口 8.1 并行接口的基本概念 一、并行通信和串行通信 二、并行接口概述 8.2 可编程并行接口8255A 一、8255A引脚、编程结构 二、8255A的控制字 三、8255A的工作方式 四、8255A的应用举例 8.1 并行接口的基本概念 一、并行通信和串行通信 二、并行接口概述 一、并行通信和串行通信 通信指计算机与外设、计算机与计算机间的信息交换 通信的基本方法: 并行通信和串行通信 ?并行通信 将数据的各位同时在多根并行传输线上进行传输。 数据的各位同时由源到达目的地 → 快 多根数据线 → 距离短、远程费用高 并行通信适于短距离、高速通信 ?串行通信 将数据的各位按时间顺序依次在一根传输线上传输。 数据的各位依次由源到达目的地 → 慢 数据线少 → 远程, 费用低 串行通信适于长距离、中低速通信 二、并行接口概述 ?并行接口连接CPU与并行外设，实现 两者间的并行通信， 在信息传送过程中，起到输出锁存或输入缓冲的作用。 ?并行接口的典型硬件结构包括： 1、一个或一个以上具有锁存或缓冲的数据端口 2、与CPU进行数据交换所必须的控制和状态信号 3、与外设进行数据交换所必须的控制和状态信号 4、端口译码电路 5、控制电路 输入过程 外设将数据 接口 →状态线“数据输入准备好” 1； →接口把接收到数据输入缓冲寄存器； →数据输入回答 1，作为对外设响应信号； →外设撤消“数据”和“数据输入准备好”信号； CPU从接口读取数据 →接口收到数据，设置“输入准备好”状态位； →供给CPU查询 或问CPU发中断请求； → CPU从接口读取数据， 接口自动清除状态寄存器输入准备好状态位（准备好）； →数据总线处于高阻状态。开始下一个输入过程 输出过程 输出 ：每当外设从接口取走一个数据以后， CPU往接口中输出数据 →接口中状态寄存器发中断请求； （“输出准备好” 1，表示CPU可以往接口中输出数据） → CPU向接口输出数据，数据到接口缓冲寄存器； →接口自动清除“输出准备”好。 将数据送往外设： 接口向外设发送一个“驱动信号”，启动外设接收数据。 →外设收到数据向接口发一个“数据输出回答”信号； →接口收到的信号将状态寄存器中“输出准好” 1； → CPU输出下一个数据。 ?不可编程并行接口和可编程并行接口 不可编程并行接口的工作方式和功能: 是由硬件接线决定，不能用软件来控制。 可编程并行接口的工作方式和功能: 可用软件编程的方法改变， 使接口具有更大的灵活性和通用性。 8.2 可编程并行接口8255A 一、8255A的引脚、编程结构 二、8255A的控制字 三、8255A三种工作方式 四、8255A的应用举例 一、8255A引脚、编程结构 Intel系列的8位并行接口芯片 通用性强，使用灵活 可用程序设置和改变芯片的工作方式 是一种典型的可编程并行接口芯片 1. 数据端口 A、B、C ?每个端口8位，通过编程设定其为输入口或输出口 ? 可用来和外设传送信息 2. 控制端口D A组和B组控制电路 8位端口，无对外引脚 控制端口的内容决定A口、B口、C口的工作状态 输入或输出 和工作方式（方式 0、1、2）, 起控制作用。 3. 数据总线缓冲器 引脚D0~D7 由1个8位双向三态缓冲器构成 8255A内各端口通过数据缓冲器与系统总线相连。 CPU与端口A、B、C间传送的数据， 以及CPU写入控制端口D中的控制字均通过数据缓冲器传送 4. 读写控制电路 引脚CS、 RD、 WR 控制数据总线缓冲器的状态。 数据总线缓冲器有3种状态：输入、输出、高阻态 5. 片内译码电路 引脚A1、 A0 二、8255A的控制字 8255A控制口D的内容对数据端口A、B、C起控制作用， 故称为8255A的控制字。