LOCKIN.docVIP

LOCKIN ** About DSP Lock-in Amplifiers ** 一、 简介: 锁相放大器(以下简称Lock-in)系用来检测很弱的AC信号(可低到数nV)；即使在Noise高於信号数千倍的情况下，亦可得到精确的测量。Lock-in乃使用PSD(Phase Sensitive Detector)-相位敏感检测器的技术，只有存在於特定叁考频率的信号可被挑选出来；而其它频率的Noise则会被排拒於量测外。SRS DSPLock-in的基本组成方块图如图一。 *为何要使用Lock-in: 举一例说明，假设有一10nV、10KHz的正弦信号，明显地此信号需要某程度放大。 1.使用一良好的低Noise放大器，其输入Noise为5nV/Hz，若频宽为100KHz；增益(Gain)为 1000，则放大後 Signal = 10nV x 1000= 10uV， 但 宽频noise= 5nV/　Hz x 　100KHz x 1000 = 1.6mV。 Noise远大於 signal，我们无法量到信号。 2.在放大器後，加一带通滤波器，其Q=100，中心频率为10KHz，则只有在100Hz(10KHz/Q)频宽内的信号才会被检测，此时Signal仍为10uV，但Noise=5nV/Hz x 100Hzx1000=50uV，虽然Noise已大幅降低，但仍大於信号，而无法得到精确测量。 3.现在若加一PSD在放大器之後；PSD的频宽可窄至0.01Hz，则此时Signal虽仍为10uV，但Noise只有5nV/Hz x 0.01Hzx1000 = 0.5uV，S/N比约为 = 10uV/0.5uV = 20；故已能作精确测量。 二、 什麽是 PSD： Lock-in测量需要有一叁考频率ωr用来触发实验，Lock-in则检测在此ωr的实验反应信号。假若使用一函数信号产生器(Function Generator)的方波输出作为ωr，并以其正弦波输出来激发一实验，其关系如图二所示。信号波形为Vsig.Sin(ωrt+θsig) ，Vsig: 信号振幅(Amplitude) ωr : 叁考频率 θsig : 信号的相位 Lock-in本身的相位锁定回路(Phase locked loop - PLL)会产生自己的内部叁考，锁定在外部的叁考信号。此内部叁考信号波形为 VL Sin(ωLt+θref)，VL :内部 reference 振幅 ωL :内部 reference 频率(通常等於 ωr) θref:内部 reference 相位 Lock-in将信号放大後，便在PSD乘上(Multiple)此内部叁考信号，PSD的输出即成为两个正弦波的和。(PSD 又称为 Multiplier，Mixer或是Demodulator) Vpsd = Vsig VL Sin(ωr+θsig)Sin(ωrt+θref) = 1/2 Vsig VL Cos[(ωr-ωL)t+(θsig-θref)]- 1/2 VsigVLCos[(ωr+ωL)t+(θsig+θref)] Vpsd 为两组 AC 信号，一为频率差(ωr-ωL)，一为频率和(ωr+ωL)。 PSD输出若经过一低通滤波器(Low Pass Filter)，则此两AC信号即被去除，而不留下任何信号。但若 ωr=ωL，则频率差的成份即成为 DC信号，此时 Vpsd= 1/2 Vsig VL Cos(θsig -θref)，这是很好的信号，因为 DC信号直接与信号源的振幅成正比；传统的Analog Lock-ins使用Analog PSD将analog信号及analog reference 相乘，而低通滤波则使用1或多级RC filter；而在DSP Lock-in，这些功能都由一强大的数位信号处理器以数学运算来得到。 * 狭窄通道测定(Narrow band detection) 前面讨论的信号系为纯正弦波输入。假使输入含有信号及noise，则频率离叁考频率很远的noise虽会被低通滤波器大幅衰减而去除；但很靠近叁考频率的Noise则会产生低频AC的PSD输出，此AC输出(Noise)被衰减的程度系由低通滤波器的频宽(bandwidth)及滚降斜率(roll-off)来决定，愈窄的频宽，可衰减愈靠近叁考频率的Noise，请叁阅图三。但只有刚好在叁考频率的信号(或Noise)才会成为真正的DC输出而不受低通滤波影响。 三、Lock-in叁考信号从那里来 由以上讨论，我们得知Lock-in叁考频率必须与信号频率相等ωr=ωL；而且相位差(θsig -θref)也必须保持一定，换言之Lock-in ref必须相位锁定叁考信号。Lock-in使用PLL来将其内部叁考震荡器(O