QuartusII开发流程.pptVIP

QuartusII开发流程 QuartusII软件的工具及功能简介 QuartusII软件的用户界面 可编程逻辑器件设计流程 QuartusII基本开发流程 建立工程 任何一项设计都是一项工程，工程是QuartusII编译器的工作对象。工程目录下包括与工程有关的所有文件，如：设计文件、配置文件、仿真文件、报告文件等。 建立新工程时，New Project Wizard引导您完成以下设置： - 为工程指定工作目录、工程名称及顶层设计实体的名称； - 指定要在工程中使用的设计文件、其它源文件及用户库； - 指定EDA工具； - 指定目标器件(或让QuartusII 软件自动选择器件)。 File / New Project Wizard QuartusII基本开发流程 设计输入 设计输入可使用QuartusII的框图/原理图编辑器、文本编辑器、MegaWizard Plug-In Manager等建立用户设计， QuartusII还支持第三方EDA工具生成的文件（如edif、hdl、vqm等）。 框图/原理图编辑器 在框图/原理图编辑器中，可以用块、原理图符号来描述设计。块代表设计实体以及相应的I/O端口信号，块与块之间用代表信号连接关系的管线来连接。 框图/原理图编辑器常用于顶层设计。 创建块设计文件示例 Step1: Create a New Block Design File Step2: Create a Block Step3: Enter a Primitive Symbol Step4: Enter a Megafunction Symbol Step5: Enter Input Output Pin Symbols and Name the Pins Step6: Connect Symbols Blocks 文本编辑器 文本编辑器用于文本型设计输入，如：Verilog HDL、 VHDL、 AHDL及Tcl 脚本语言。 HDL语言设计方法是大型模块化设计工程中最常用的设计方法。其特点是易于使用自顶向下的设计方法、易于模块划分和复用、移植性强、通用性好、设计不因芯片工艺和结构的改变而变化、利于向ASIC移植。 Quartus II 的文本编辑器中带有HDL语法模板，方便设计输入。 创建HDL设计文件示例 Create a New HDL Design File Create a New Verilog Design File for a selected block MegaWizard Plug-In Manager MegaWizard Plug-In Manager 可以帮助用户建立或修改包含自定义宏功能模块变量的设计文件，然后可以将其在用户自己的设计文件中进行例化。这些自定义宏功能模块变量基于Altera 提供的宏功能模块，包括Megafunction/LPM 、MegaCore 和AMPP 函数。 使用MegaWizard Plug-In Manager设计示例 Step1: Create a Verilog HDL Variation of a Megafunction Step2: Add Wizard-Generated Files to the Project QuartusII基本开发流程 设计编译 The Compiler is a set of highly-automated modules that transform design files in a project into output files for device programming and simulation. The basic Compiler consists of the Analysis Synthesis, Fitter, Assembler, and Timing Analyzer modules. 设计编译示例 Specify Compiler Settings Make Assignments Compile the Design View the Compilation Report Specify Compiler Settings Compiler settings allow you to specify the target device family, Analysis Synthesis options, Fitter settings for timing-driven compilation, and other options. Make Assignments Assignment Editor 是QuartusII中建立和编辑分配的图形