数字集成电路存储单元71.pptVIP

* 没有任何的电源电压，有MOS管为1 * 再小15% * 读 存 * CR 1.2时候内部的电压不会升到阈值电压以上 * 上拉比PR应当小于1.8 * 尺寸缩小1/3 * 往3D发展 * 存储器和阵列结构设计. * NOR Flash 存储器的基本操作 C. 读操作 存储器和阵列结构设计. * 非易失性存储器的新趋势 多位存储的非易失性存储器 FRAM MRAM 非易失性读写存储器——小结 存储器和阵列结构设计. * 2.3 读写存储器 RAM 静态随机存取存储器 SRAM WL BL V DD M 5 M 6 M 4 M 1 M 2 M 3 BL Q Q 存储器和阵列结构设计. * 例题12.8 CMOS SRAM——读操作（存1） WL BL V DD M 5 M 6 M 4 M 1 V DD V DD V DD BL Q 1 Q 0 C bit C bit 存储器和阵列结构设计. * 0 0 0.2 0.4 0.6 0.8 1 1.2 0.5 1 1.2 1.5 2 Cell Ratio CR 2.5 3 Voltage Rise V CMOS SRAM 分析 读操作 CR 1.2时候内部的电压不会升到阈值电压以上 存储器和阵列结构设计. * 例题12.9 CMOS SRAM——写操作（写1） BL 1 BL 0 Q 0 Q 1 M 1 M 4 M 5 M 6 V DD V DD WL 存储器和阵列结构设计. * CMOS SRAM 分析 写操作 上拉比PR应当小于1.8 存储器和阵列结构设计. * SRAM单元的性能 VDD GND Q Q WL BL BL M1 M3 M4 M2 M5 M6 六管CMOS SRAM存储器单元的版图 存储器和阵列结构设计. * M 3 R L R L V DD WL Q Q M 1 M 2 M 4 BL BL 电阻负载SRAM单元 四管CMOS SRAM） 尺寸缩小1/3 存储器和阵列结构设计. * 动态随机存取存储器 DRAM WWL BL 1 M 1 X M 3 M 2 C S BL 2 RWL V DD V DD 2 V T D V V DD 2 V T BL 2 BL 1 X RWL WWL 三管动态存储单元 存储器和阵列结构设计. * BL2 BL1 GND RWL WWL M3 M2 M1 三管动态存储单元的版图例子 存储器和阵列结构设计. * 单管动态存储单元 存储器和阵列结构设计. * D V 1 V 1 V 0 t V PRE V BL Sense amp activated Word line activated 敏感放大器操作 读操作期间的位线电压波形 存储器和阵列结构设计. * M 1 word line Diffused bit line Polysilicon gate Polysilicon plate Capacitor Metal word line Poly SiO 2 Field Oxide n + n + Inversion layer induced by plate bias Poly 采用多晶硅扩散电容作为存储节点的1T DRAM单元 A. 截面图 B.版图 存储器和阵列结构设计. * 先进的1T DRAM存储单元 Cell Plate Si Capacitor Insulator Storage Node Poly 2nd Field Oxide Refilling Poly Si Substrate Capacitor dielectric layer Cell plate Word line Insulating Layer Isolation Transfer gate Storage electrode A. 沟槽电容单元 B. 堆叠电容单元 存储器和阵列结构设计. * 2.4 按内容寻址或相联存储器 CAM 除存储数据外，它还能有效地将所有存储数据与新输入的数据进行比较 CAM Bit Word Bit ??? CAM Bit Bit CAM Word Wired-NOR Match Line Match M1 M2 M7 M6 M4 M5 M8 M9 M3 int S Word ??? CAM Bit Bit S 9管CAM单元 存储器和阵列结构设计. * Address Decoder Hit Logic CAM ARRAY Input Drivers Tag Hit Address SRAM ARRAY Sense Amps / Input Drivers Data R/W 例12.11 相联存储器在高速缓存中的应用 存储器