湖南科技大学 2011年数字电路试卷.docVIP

湖南科技大学考试试题纸（ A 卷） ( 2010 -2011 学年第 二 学期 ) 数字电路与逻辑设计 课程 所有开课学 院（系） 所有开课专业 考试时量 100分钟 学生人数 命题教师 吴笑峰 系主任 考试时间： 2011 年 月 日 一、填空题（每空1分，共20分） 11F.45 ，对应的八进制数为 437.212 。十六进制数A040.5对应的二进制数为 1010000001000000.0101 。十进制数120对应的二进制数为 。 2、 逻辑代数的三种基本运算是 或 、 非 和 与 。 3、 三态门可能输出的三种状态是 低电平 、 高电平 和 高阻态 。 4、 逻辑函数的最小项表达式为 ABC 。 5、 三位二进制减法计数器的初始状态为101，四个CP脉冲后它的状态为 。 6、 若用触发器组成某十一进制加法计数器，需要 个触发器，有 个无效状态。位地址线____________位，数据线_____________位。_______________片，地址线有_______________位。 8、 555定时器构成的施密特触发器，若电源电压VCC＝12V，电压控制端经0.01μF电容接地，则上触发电平UT+ ＝ V，下触发电平UT–＝ V。 二、选择题（每小题2分，共20分）的最小项表示中不含下列哪项( C ) 。 A. m2 B. m5 C. m3 D. m7 2、 CMOS门电路如图1所示，输出端L的逻辑表达式为 ( ) 。 A. B. C. D. 3、 与图2所示波形相对应的真值表是 ( A ) 。 4、 若在编码器中有50个编码对象，则要求输出二进制代码位数为 ( ) 位。 A. 5 B. 6 C. 10 D. 50 5、 电路如图3（图中为下降沿JK触发器），触发器当前状态Q3 Q2 Q1为“011”，请问时钟作用下，触发器下一状态为（ ）。 图3 A. “110” B. “100” C. “010” D. “000” 6、 将D触发器改造成T触发器，图4所示电路中的虚线框内应是（ ）。 图4 A. 或非门 B. 与非门 C. 异或门 D. 同或门 7、 某时序电路的状态图如图5所示，该电路为（ ）。 A. 四进制加计数器 B. 四进制计数器 C. 五进制加计数器 D. 五进制计数器 8、 单稳态触发器的输出脉冲的宽度取决于（ ）。 A. 触发脉冲的宽度 B. 触发脉冲的幅度 C. 电路本身的电容、电阻的参数 D. 电源电压的数值 9、 多谐振荡器可产生（ ） 。 A. 正弦波 B. 矩形脉冲 C. 三角波 D. 锯齿波 10、 在ADC工作过程中，包括保持a，采样b，编码c，量化d四个过程，它们先后顺序应该是（ ） 。 A. abcd B. bcda C. cbad D. badc 三、（10分）设计一个举重裁判表决器，设举重比赛有三个裁判，一个主裁判A、两个副裁判B和C。杠铃完全举起的裁决由每一个裁判按下自己面前的按钮来确定。只有当两个或两个以上裁判（其中必须有主裁判）判明成功时，表示“成功”的灯才亮。试列出此逻辑问题的真值表，并写出判决函数表达式，画出逻辑电路图（用与非门）。 四、（10分）已知逻辑函数（X、Y、Z），分别用数据选择器74151和3线—8线译码器74138（如图6）实现其功能。（74LS138功能表和74LS151逻辑功能表见附录） 图6