38张方乐VHL实训报告.docVIP

实训报告 目录 一 实训名称 二 实训要求及目的 三 实训仪器以及设备 四 实训内容及步骤 五 实训结果及分析 11电子（2）班 张方乐 实训名称：双向移位寄存器。 实训要求及目的：1设计一个双向移位寄存器，理解移位寄存器的工作原理，掌握串入\并出端口控制的描述方法。 2通过VHDL编程，实现双向移位寄存器，要求有一个方向控制端，一个时钟脉冲输入，一个异步清零端，一个数据输入端以及3位的并行数据输出端。 3通过点阵显示移位效果。 实训内容及步骤：一 程序设计：设计双向移位寄存器的VHDL程序。 二 程序编写：利用Quartus II编程软件，程序详见 附一。 三 程序写入开发板：把数据线和USB线接入电脑，打开开发板的电源，将程序写进开发板。 四 检验双向移位寄存器实验验证，利用开发板的点阵验证显示双向移位寄存器及程序的正确性，并与理论对比，如果实验结果与理论相同则程序正确。祥见附二实验分析。 五 实验完毕，关掉电源。 附一：library ieee; use ieee.std_logic_1164.all; entity shuangxiang is port(load:in std_logic; clk:in std_logic; left_right:in std_logic; d:in std_logic_vector(2 downto 0); q:buffer std_logic_vector(2 downto 0); aj:in std_logic_vector(1 downto 0); w:out std_logic_vector(7 downto 0)); end shuangxiang； architecture one of shuangxiang is signal aa:std_logic_vector(2 downto 0); signal clkout:std_logic; signal counter:integer range 0 to 2; signal clkhz:std_logic; signal clkhx:std_logic; signal clkhc:std_logic; signal clkout1:std_logic; begin w process(clk) variable clk1:integer range 0 to 2000; variable clk2:integer range 0 to 2000; begin if clkevent and clk=1 then if clk1=2000 then clk1:=0; if clk2=2000 then clk2:=0; clkout=not clkout; else clk2:=clk2+1; end if; else clk1:=clk1+1; end if; end if; end process; process(clkout) variable clk1:integer range 0 to 1500; variable clk2:integer range 0 to 1500; begin if clkevent and clk=1 then if clk1=1500 then clk1:=0; if clk2=1500 then clk2:=0; clkhz=not clkhz; else clk2:=clk2+1; end if; else clk1:=clk1+1; end if; end if; end process; process(clkhz) variable clk1:integer range 0 to 2000; variable clk2:integer range 0 to 2000; begin if clkevent and clk=1 then if clk1=1000 then clk1:=0; if clk2=1000 then clk2:=0; clkhx