基于fpga的直接数字频率合成器设计--本科毕业设计.docVIP

JIANGSU UNIVERSITY OF TECHNOLOGY FPGA技术实验报告 基于FPG的直接频率合成器设计 目 录 一、功能要求与整体设计 1.1功能要求 1.2整体设计 二、 DDS技术的基本原理 三、 基本DDS设计 3.1 频率预置与调节电路 3.2 累加器 3.3 波形存储器 3.4 D/A转换器 3.5 低通滤波器 四 、基于DDS的正弦信号发生器设计实现 4.1 32位加法器ADDER32设计 4.2 32位寄存器REG32B设计 4.3 正弦波ROM设计 五、程序设计 5.1正弦波产生程序设计 5.2 三角波产生程序设计 5.3方波产生程序设计 5.4锯齿波产生程序设计 5.5 顶层仿真 六、 DAC0832接口电路及程序设计 6.1 DAC0832接口电路设计 6.2 DAC0832 接口程序设计 七、 软硬件调试 7.1 软件下载 7.2 硬件调试 八、心得体会 九、参考文献 十、附录 附录1 源程序清单 附录2 实物图 一、功能要求和整体设计 1.1功能要求 设计一个多功能波形发生器。该波形发生器能产生正弦波、方波、三角波和由用户编辑的特定形状波形。具体要求如下： （1）具有产生正弦波、方波、三角波、锯齿波4种周期性波形的功能。 （2）用键盘输入编辑生成上述4种波形（同周期）的线性组合波形。 （3）具有波形存储功能。 （4）输出波形的频率范围为100Hz～200kHz；重复频率可调，频率步进间隔≤100Hz。 （5）具有显示输出波形的类型、重复频率（周期）和幅度的功能。 图1-1 系统框图 二、DDS技术的基本原理 对于正弦信号发生器，它的输出可以用下式来描述： 1 其中，Sout是指该信号发生器的输出信号波形，fout只输出信号对应的频率。上式的表述对于时间t是连续的，为了用数字逻辑实现该表达式，必须进行离散化处理，用基准时钟clk进行抽样，令正弦信号的的相位θ为 （2） （） 图2-1 基本DDS结构 三、 基本DDS设计 DDS基本组成如图3-1所示。 图3-1为DDS基本组成 3.1 频率预置与调节电路 此部分主要实现频率控制量的输入与调节，不变量K被称为相位增量，也叫频率控制字，通过调节频率控制字可以改变信号的输出频率。 3.2 累加器 相位累加器由加法器和寄存器组成，其组成框图如图3-2所示。 图3-2 相位累加器组成框图 在时钟的作用下，进行相位累加，当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作。 3.3 波形存储器 可以进行波形的相位—幅值转换。ROM的N位地址：把0—360度的正弦角度离散成具有2N个样值的序列 ；ROM的D位数据位：2N个样值的幅值量化为D位二进制数据。 3.4 D/A转换器 D/A转换器可以把已经合成的波形的数字量转换成模拟量。 3.5 低通滤波器 滤除生成的阶梯形正弦波中的高频成分，将其变成光滑的波形。 四、基于DDS的正弦信号发生器设计实现 根据设计原理框图分别设计出加法器、寄存器、正弦波等ROM。 4.1 32位加法器ADDER32设计 在原理图文件下在空白处双击，单击“MegaWizard Plug-In Manager”选择第一项，如图4-1所示 。 图4-1 原理图设置 选择器件为cyclone，语言方式为VerilogHDL。在算数项Arithmetic中选择计数器LPM_ADD_SUB.存于所建工程文件夹下命名为ADDER32. 单击NEXT,进入以后对话框后选择32位加法器工作模式选择有一位加法进位输出，选择有符号加法方式，选择2级流水线工作模式 ,此时该加法器变为有时序电路的模块，最后至finish按钮，编辑完成，32位加法器模块如图4-2所示。 图4-2 32位加法器模块 4.2 32位寄存器REG32B设计 寄存器DFF32由LMP_FF宏模块担任，生成方法同ADDER32相同，设置位数为32位，且为时序控制模块，如图4-3所示。 图4-3 32位寄存器模块 DFF32与ADDER32构成一个32位累加器其高十位A[31..22]为波形数据ROM的地址。 十位加法器和寄存器与32位方法相同。 4.3 正弦波ROM设计 a.首先通过mif文件来产生正弦波 注意：在生成正弦波的时候要注意与sin_rom中的数据一致。即位DEPTH 1024;WIDTH 10;这样才能保证在最后的输出中能够有完整的正弦波图形输出。 存盘并命名为sin_rom.mif b.LPM_ROM的订制：按ADDER32的产生方法来产生LMP_ROM，在宏模块选择中选“Memory Complier”中“ROM:1-PORT”项,依次设定地址线与数据