基于Verilg_HDL的万年历.docVIP

基于Verilog HDL的万年历 设计与总结报告 题目名称： 基于Verilog HDL的万年历研究设计 报告人：________李新_ __ __________ __ 院系/年级/专业：_______ ______ 指导教师：_ _ _______ ____ 制作日期：_ __ _ 基于Verilog HDL的万年历 摘要 基于Verilog HDL的万年历设计，主要完成的任务是使用Verilog语言，在Quartus2上完成电路设计，程序开发模拟，基于功能是能够显示/修改年月日时分秒。电路设计模块：分频、控制、时间显示调整、时分秒、年月日、显示控制、译码器。各个模块完成不同的任务，合在一起就构成了万年历电路设计。软件模拟直接在Quartus2上进行。 随着科学技术的发展，时间观念越来越重，但是老式的钟表以及日历等时间显示工具已不合时宜。对此，数字钟表的设计有了用武之地。基于Verilog的万年历设计，采用软件开发模拟，开发成本低，而且在功能设计上有了很大的灵活度。同时，该设计的精度远远超过钟表，并且不需要维修。综上所述，本设计具有设计方便、功能多样、电路简洁、成本低廉等优点。符合社会发展趋势，前景广阔。 关键词：万年历，Verilog HDL，Quartus2 目录 摘要……………………………………………………………………..1 Abstract…………