基于Protes对74LS273输出口控制的数码管设计.docVIP

基于Proteus对74LS273输出口控制 LED数码管的设计 完成时间：2013.6.2 目录 一．设计任务和要求 二．软件及核心芯片功能介绍 1. AT89C51 1.1 功能特性概括 1.2 管脚说明 2．Proteus仿真软件介绍 三．理论分析 四．电路设计 五．程序设计 六．运行结果与分析 设计任务和要求 用一片74LS273输出口控制1位共阴极LED数码管实现每隔一段时间从0~9显示，然后回0，在递增到9返复。 软件及核心芯片功能介绍 1.AT89C51 AT89S51[3]美国ATMEL公司生产的低功耗，高性能CMOS 8位单片机，片内含4K BytesISP(In-system programmable)的可反复擦写1000次的Flash只读程序存储器，器件采用ATMEL公司的高密度、非易失性存储技术制造，兼容标准MCS-51指令系统及AT89C51引脚结构，芯片内集成了通用8位中央处理器和ISP Flash存储单元。单片机AT89S51强大的功能可为许多嵌入式控制应用系统提供高性价比的解决方案。 AT89C51芯片的引脚结构如图1所示： 1.1 功能特性概括: 图1 AT89C51引脚图 AT89S51提供以下标准功能：40个引脚、4K Bytes Flash片内程序存储器、128 Bytes的随机存取数据存储器（RAM）、32个外部双向输入/输出（I/O）口、5个中断优先级2层中断嵌套中断、2个数据指针、2个16位可编程定时/计数器、2个全双工串行通信口、看门狗（WDT）电路、片内振荡器及时钟电路。此外，AT89S51可降至0Hz的静态逻辑操作,并支持两种软件可选的节电工作模式。空闲模式下，CPU暂停工作，而RAM、定时/计数器、串行通信口、外中断系统可继续工作。掉电模式冻结振荡器而保存RAM的数据，停止芯片其它功能直至外中断激活或硬件复位。同时该芯片还具有PDIP、TQFP和PLCC等三种封装形式，以适应不同产品的需求。 1.2 管脚说明： P0口：P0口为一个8位漏级开路双向I/O口，TTL逻辑门电写1”时，被定义为高阻输入。 在Flash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。 P1口:P1口是一个带内部上拉电阻的8位双向I/O口,P1口的输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。对端口写“1”,通过内部的上拉电阻把端口拉到高电平,此时可作输入口。作输入口使用时,因为内部存在上拉电阻,某个引脚被外部信号拉低时会输出一个电流(I)。 在Flash编程和程序校验期间,P1接收低8位地址。部分端口还有第二功能,如表1所示: 端口引脚 第二功能 P1.5 MOSI(用于ISP编程) P1.6 MISO(用于ISP编程) P1.7 SCK (用于ISP编程) 表1 P1口部分引脚第二功能 P2口:P2口是一个带有内部上拉电阻的8位双向I/O口, P2口的输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。对端口写“1”,通过内部的上拉电阻把端口拉到高电平,此时可作输入口。作输入口使用时,因为内部存在上拉电阻,某个引脚被外部信号拉低时会输出一个电流(I)。 在访问外部程序存储器或16位地址的外部数据存储器(例如执行MOVX@DPTR指令)时,P2口送出高8位地址数据。在访问8位地址的外部数据寄存器(例如执行MOVX@Ri指令)时,P2口线上的内容(也即特殊功能寄存器(SFR)区中P2寄存器的内容),在整个访问期间不改变。 在Flash编程或校验时,P2亦接收高位地址和其它控制信号。 P3口: P3口带内部上拉电阻的双向I/O口”时,它们被内部的上拉电阻拉高并可作为输入端口。作输入口使用时,被外部信号拉低的P3口将用上拉电阻输出电流(I)。 P3口除了作为一般的I/O口线外,更重要的用途是它的第二功能,如表2所示: P3口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。 端口引脚 第二功能 P3.0 RXD (串行输入口) P3.1 TXD (串行输出口) P3.2 (外中断0) P3.3 (外中断1) P3.4 T0 (定时/计数器0) P3.5 T1 (定时/计数器1) P3.6 (外部数据存储器写选通) P3.7 (外部数据存储器读选通) 表2