单片机原理与应设计报告.docVIP

《单片机原理与应用》 课程设计报告书 课题名称：基于51单片机的波形发生器 姓名：封秀振 学号：201100190124 班级：2011级电自5班 专业：电气工程及其自动化——电网智能保护（继电保护） 指导教师：杨志坚 电气工程学院 2014年 6月4 日 课题要求： 题目：设计一个波形发生器，产生单极性、幅度可调、周期可调的方波、锯齿波、三角波、正弦波信号。 要求:通过键盘设置要产生的波形符号、幅度及周期，且当产生波形时在LED显示这些信息；采用8279接口4*8键盘及8位LED显示器。 说明： 1、由课代表负责分设计小组（2人/组），分组要做到水平高低搭配。 2、鼓励创新，即在完成本课题要求基础上，又添加新的功能者，将给予加分。 3、考核方法：面试+课程设计报告+设计期间表现。 目录： 系统总体设计方案规划与选定………………………………… 硬件设计………………………………………………………… 软件设计…………………………………………………………. 调试………………………………………………………………. 新增功能及实现方法…………………………………………… 总结与体会……………………………………………………… 参考文献………………………………………………………… 附录（源程序代码、电路图等）……………………………… 一. 系统总体设计方案规划与选定 本次设计采用AT89C51单片机为核心，通过与8279芯片和38译码器、锁存器的配合实现对键盘状态的检测和LED显示的控制，通过D/A转换器和运算放大器以及示波器实现对波形的输出，并且在8位LED显示器上显示波形类型的代号、幅值、频率。键盘为4*8键盘，通过键盘摁键实现对波形种类、幅值、频率等的调节。 图1. 总体方案结构框图 二．硬件设计 硬件的选择对于功能的实现非常重要，我们要了解芯片的功能、性能，根据题目要求选择合适的芯片。 （一）硬件介绍 1.单片机选择AT89C51。 AT89C51 提供以下标准功能：4k字节Flash闪速存储器，128字节内部RAM，32 个I/O 口线，两个16位定时/计数器，一个5向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89C51可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM，定时/计数器，串行通信口及中断系统继续工作。掉电方式保存RAM中的内容，但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P0口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的低八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为低八位地址接收。P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。和A0相连。 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。 P3口也可作为AT89C51的一些特殊功能口，如下表所示： 口管脚 备选功能 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断0） P3.3 /INT1（外部中断1） P3.4 T0（计时器0外部输入） P3.5 T1（计时器1外部输入） P3.6 /（外部数据存储器写选通） P3.7 /（外部数据存储器读选通）、分别与8279的、相连；与8279的IRQ相连，作为中断源。 RST：复位输入。当振荡器复位器件时，要保持RST