数字电路组合逻辑电路分解.ppt

用双4选1数据选择器74HC153组成8选1数据选择器。 例: 分别用4选1和8选1数据选择器实现逻辑函数 双4选1数据选择器74HC153的一个4选1数据选择器的输出端逻辑函数为 8选1数据选择器74HC151的输出端逻辑式为 例:试用双4选1数据选择器74HC153构成全减器，设A为被减数，B为减数，CI为低位的借位，D为差，CO为向高位的借位。 则电路的连线图如图所示 输出输入的真值表为 由真值表可以看出X＝X2X1X0作为输入3为二进制数，Z＝Z2Z1Z0作为输出的3位二进制数，当X 2，时Z＝1;当X 5时，Z＝0;当2≤X≤5时，Z＝X＋2. * 能够从多路数据输入中选择一路作为输出的电路 一、4 选 1 数据选择器 输 入 数 据 输 出 数 据 选择控制信号 A0 Y 4选1 数据选择器 D0 D3 D1 D2 A1 1. 逻辑抽象 0 0 0 1 1 0 1 1 D0 D1 D2 D3 D0 0 0 D0 D A1 A0 真值表 D1 0 1 D2 1 0 D3 1 1 Y D1 D2 D3 2. 逻辑表达式 * 3. 6 数据选择器 * 一、4 选 1 数据选择器 2. 逻辑表达式 3. 逻辑图 1 ≥1 1 Y A1 1 A0 D0 D1 D2 D3 0 0 0 1 1 0 1 1 D0 D1 D2 D3 * * ╳ ╳ ╳ 二、集成数据选择器 1. 8 选 1 数据选择器 74151 74LS151 74251 74LS251 引 脚 排 列 图 功 能 示 意 图 VCC 地 1 3 2 4 5 6 7 8 16 15 14 13 12 11 10 9 74LS151 D4 D5 D6 D7 A0 A1 A2 D3 D2 D1 D0 Y Y S MUX D7 A2 D0 A0 A1 S Y Y …… 禁止 使能 1 0 0 0 0 D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 A2 ? A0 — 地址端 D7 ? D0 — 数据输入端 * * 2. 集成数据选择器的扩展 两片 8 选 1（74151） 16 选 1数据选择器 A2 A1 A0 A3 D15 D8 ≥1 Y 1 S 74151 2 D7 A2 D0 EN A0 A1 Y Y2 … … D7 D0 74151 1 D7 A2 D0 EN A0 A1 S Y Y1 … … 低位 高位 0 禁止 使能 0 ? 7 0 D0 ?D7 D0 ?D7 1 使能 禁止 D8 ?D15 0 D8 ?D15 * * 0 四片 8 选 1（74151） 32 选 1 数据选择器 1/2 74LS139 S A4 A3 A2 A1 A0 Y 方法 ： 74LS139 双 2 线 - 4 线译码器 74151 4 D7 A2 D0 EN A0 A1 S4 Y3 74151 1 D7 A2 D0 EN A0 A1 D0 S1 Y0 74151 2 D7 A2 D0 EN A0 A1 S2 Y1 74151 3 D7 A2 D0 EN A0 A1 S3 Y2 … … … … D7 D8 D15 D16 D23 D24 D31 … … … … 1 1 1 1 1 0 ? 7 禁止 禁止 禁止 禁止 0 0 0 1 1 1 0 禁止 禁止 禁止 使能 0 1 禁止 禁止 使能 禁止 禁止 使能 禁止 禁止 使能 禁止 禁止 禁止 1 0 1 1 D0 ?D7 D8 ?D15 D16 ?D23 D24 ?D31 1 1 0 1 1 0 1 1 0 1 1 1 * * （1） （2） （3） （4） 输出信号 0 0 工 禁 禁 禁 0 1 禁 工 禁 禁 1 0 禁