FPGA开发板件设计方案070516.docVIP

协同集团北京研发中心文档基本信息 文档级别 总页数 13 文档 名称 FPGA开发板硬件设计方案 编制人 宋波 所在部门 硬件开发 审核人 曹占生 编制日期 2007-6-8 FPGA开发板硬件设计方案 引言 在FPGA选型报告中，我们阐明了产品用途和设计目标，列出了具体的规格需求并最终选定了Altera stratixII EP2S180F-1020作为FPGA器件，本文将详细说明FPGA整体设计方案。 器件布局 器件总体布局图 器件总体布局考虑因素 实用性：将各种应用接口布置在板边方便使用，包括高速A/D D/A的SMA端子、音频A/D D/A的RCA端子、摄像头Connector、LCD Connector、键盘接口、RJ-45接口、RS-232接口、USB2.0 OTG接口、CF Card(可选)、SD Card、Power supply端子、扩展口；PCI-e和DDR存储器接口可放置于板内。 电磁兼容：将电源集中放置在右上角区域，做好接地和滤波设计；将高速A/D、D/A器件集中放置在左侧，尽量缩短信号线的走线距离并避免交叉线。 产品升级：将FPGA开发板分为了基板和核心板两个部分，上图红色框区域为基板，绿色框区域为核心板，板间用高速Connector连接，向后开发只需重新设计核心板，可节省大量开发时间和费用。 功能说明 FPGA 742 I/O Pin 外接2* 64MB DDR SDRAM，可选MICRON、INFINEON和SAMSUNG任一家产品，另外在基板上再扩展一接口以满足更大容量需求 外接128MB FLASH 外接256KB*16 SRAM 155.52 MHz /100 MHz /33.3 MHz /25MHz时钟源 数字程控逻辑芯片 外接12V风扇降温 主要器件：FPGA EP2S180 128Mb FLASH AM29LV128MH113REI 256K*16 SRAM IDT71V416510PH 64MB DDR SDRAM MT46LC16M16A2 数字程控逻辑芯片EPM1270F256C3 电源 电源为模拟和数字器件提供稳定可靠的直流电压，设计核心要素包括： DC 16V/3.75A输入端子，Fuse保护 电源输入端使用共模抑制电感 ESD二极管保护、反向电压保护和滤波钽电解电容 LED指示灯 选用高效率大电流容量的开关稳压管提供5V、3.3V、1.8V、1.2V 选用大电流容量1.5A的LDO提供2.8V DC/DC提供12V/0.5A风扇电源 DC/DC提供-5V运放电源 使用专用电源电感支持大电流容量 电源PCB Layout注意点（参考下文说明），还要参考各芯片Datasheet中关于Layout的说明事项 主要器件：开关稳压管LM2678 LTC3728 LTC1778 1.8V LDO LT1963 12V DC/DC LTC1872 -5V DC/DC LTC3704 电源电感TOKO 919AS系列 电解电容—180UF\100UF\10UF\56UF等 三极管和场效应管 ESD二极管、保险管、Zenar二极管、肖特基二极管、LED 直流风扇12V/0.2A 高速A/D 高速A/D用于数字通信接收机IF采样功能，将模拟信号转化为数字信号供给FPGA做处理，设计核心要素包括： 四路125Msps，12bit高速A/D，推荐使用AD9233BCPZ-125 输入电压：1.8V(模拟)，3.3V(数字)，其中1.8V耗电220mA，四路要880mA，要使用大电流容量稳压管供电，因为是高速芯片，每个供电管脚接0.1uF去耦电容 RF/IF输入，经Transformer转换为两路信号，2Vp-p输入，Transformer后端RC网络要根据输入信号的频率而变换 Freqency range(MHz) R C(pF) 0~70 33 15 70~200 33 5 200~300 15 5 300~ 15 NC 125MHz有源晶振时钟，经Transformer转换为差分信号CLK+/CLK-，一个晶振可负载两个A/D芯片 利用肖特基二极管对输入的模拟和时钟信号电平进行钳制 I2C控制指令(SCLK/SDIO) A/D Data输出经Buffer进入FPGA，前后加20~100欧姆电阻有助于减少overshooting和ringing 主要器件：A/D Conve