PCI-E总线结构.docVIP

PCI-E总线结构 针脚 信号定义 说明 针脚 信号定义 说明 针脚 信号定义 说明 针脚 信号定义 说明 A1 PRSNT1# A2 +12V 电压引脚 B1 -12V 电压 B2 12v 测试时钟 A3 12V 电压 A4 GND 测试数据输入 B3 GND 地 B4 TDO 测试数据输出 A5 JTAG2 5V电压 A6 JATG3 中断请求信号 B5 +5V 电压 B6 +5V 电压 A7 JTAG4 中断请求 A8 JATG5 电压 B7 INTB# 中断请求 B8 INTD# 中断请求信号 A9 3.3V 保留 A10 3.3V 电压 B9 PRSNT1# 存在识别信号 B10 Reserved 保留 A11 PWRGD 保留 A12 GND 地线 B11 PRSNT2# 存在识别信号 B12 GND 地线 A13 GND 地线 A14 Reserved 保留 B13 GND 地 B14 Reserved 保留 A15 Reset 复位信号 A16 +5V 电压 B15 GND 地 B16 CLK 时钟信号 A17 GNT# 总线占用允许信号 A18 GND 地线 B17 GND 地 B18 REQ# 总线占用请求 A19 Reserved 保留 A20 AD30 地址数据线 B19 +5V 电压 B20 AD31 地址数据线 A21 +3.3V