计算机组成原理实 TEC-XP.docVIP

1、TEC-XP机简介 TEC-XP由清华大学科教仪器厂和清华大学计算机系联合研制。该实验系统重点用于计算机组成原理和计算机系统结构等课程的硬件教学实验，还支持监控程序、汇编语言程序设计、BASIC高级语言程序设计等软件方面的教学实验。 1．教学机系统配置了两个不同实现方案的CPU系统，一个CPU沿袭传统的设计思路，和当前主流的教材配套，由中小规模的器件组成；另一个CPU参考国外著名大学的设计思路用大规模的FPGA器件设计实现。 2．教学机的机器字长16位，即运算器、主存、数据总线、地址总线都是16位。 3..指令系统支持多种基本寻址方式。其中一部分指令已实现，用于设计监控程序和用户的常规汇编程序，尚保留多条指令供实验者自己实现。 4．主存最大寻址空间是18K字，由基本容量为8K（字节或16位的字）的ROM和2K（字节或16位的字）的RAM存储区域组成。还可以进一步完成存储器扩展的教学实验。 5.原理上讲，主时钟脉冲的频率可在几百KHz~近2MHz之间选择。 6．运算器由4片位片结构器件级联而成，片间用串行进位方式传递进位信号。ALU实现8种算术与逻辑运算功能，内部包括16个双端口读出、单端口写入的通用寄存器，和一个能自行以为的乘商寄存器。设置C（进位）、Z（结果为0）、V（溢出）和S（符号位）四个状态标志位。 7．控制器采用微程序和硬布线两种控制方案实现，可由实验者自由选择。实验人员可方便地修改已有设计，或加进若干自己设计与实现的新指令，新老指令同时运行。 8．主机上安装有两路INTEL8251串行接口，一路出厂时已经实现，可直接接计算机终端，或接入一台PC机作为自己的仿真终端；另一路保留学生扩展实现。选用了MAX202倍压线路，以避免使用+12V和-12V电源。 9．在主板的右下方，配置了完成中断教学实验的全套线路，可以实现三级中断和中断嵌套。 10．系统实现多种运行方式，可以单步/连续运行主存储器的指令或程序，也可以执行一条或若干条通过数据开关手动置入的指令。 11．主板上设置数据开关和微型开关、按键和指示灯，支持最低层的手工操作方式的输入/输出，通过指示灯来显示重要的数据或控制信号的状态，可以完成及其调试和故障诊断。板上还有支持教学实验用的一定数量的跳线夹。 12.实验机硬件系统，全部功能部件分区域划分在大一些的水平放置的一块印制电路板的不同区域，所有器件都用插座插接在印制板上，便于更换器件。 13.实验计算机使用单一的5V、最大电流3A的直流模块电源，所耗电流在1.5~2.5A之间。电源模块安装在水平电路板右上角位置，交流220V通过电源接线插到机箱后侧板，经保险丝、开关连接到电路板上，开关安放在机箱右侧靠后位置，方便操作且比较安全。 14. 两路的串行接口的接插座安装在机箱后侧板以方便接线插拔和机箱盖的打开关闭。 2、TEC-XP实验机的硬件组成 2．1总线 在教学计算机总线部件设计中，选用单总线结构，数据总线、地址总线和控制总线都比较简单，保证教学机的正常运行并体现出总线设计的基本原理。 2．1．1数据总线 被划分成内部总线IB（在CPU一侧）和外部总线DB（在存储器和串行接口一侧）两部分，它们之间通过2片8位的双向三态门电路连接在一起。3组存储器芯片的数据输入输出引脚都直接连接在一起，连接到16位的数据总线DB上，串行接口芯片的8位数据输入输出引脚只与数据总线DB的低8位（DB7-DB0这8位）相连接。 2．1．2地址总线 的构成比较特殊，仅地址寄存器AR一个来源，AR又只接收ALU一路输入。内存储器和接口电路的地址都来自于地址总线AB（地址寄存器AR的输出），地址总线的最高3位送到1片三-八译码器，地址总线的低位字节中的高4位（规定最高一位必定为1）送到另外1片三-八译码器，分别产生存储器芯片的8个片选信号和接口电路的8个片选信号。 2．1．3控制总线 提供内存和串口的读写命令，是把控制器提供的3位控制信号送1片双二-四译码器得到的，以决定有无内存或接口读写，若有，是内存和还是接口工作，执行的是读还是写操作。内存和CPU选用同步方式运行，串行接口和CPU选用状态查询方式工作。 2．2运算器 运算器中配置了两组独立的8位字长的运算器，各自由2片位片结构的运算器器件组成；还有四位的状态标志寄存器和教学实验所需的相关逻辑部件。全部的算术与逻辑运算均在这里完成；还完成几种寻址方式的实际地址计算；它也是主要的数据、地址传送的通路。 2．3控制器 控制器分别用微程序方式与硬布线方式两种方案实现，实验者可以方便地选择使用其中任何一种。这能方便地比较两种控制器各自的优缺点，和设计过程的相同的、不同的步骤与方法。在选用器件时，微程序方案中选用了美国AMD公司的微程序定序器Am2901芯片，保证微程序设计的规范与实用性；控存